本發(fā)明涉及飛機航電系統(tǒng)領(lǐng)域，尤其是涉及一種機載防撞系統(tǒng)閉鎖裝置及方法。

背景技術(shù)：

飛機航電系統(tǒng)的穩(wěn)定性和可靠性是至關(guān)重要的，而系統(tǒng)的抗干擾性能是系統(tǒng)可靠性的一個重要指標。航電系統(tǒng)設(shè)備從幾MHz、幾十MHz到GHz極都有而且存在幾個子系統(tǒng)同頻段的情況，會產(chǎn)生大量射頻干擾。其中機載防撞系統(tǒng)與導航、雷達告警器等子系統(tǒng)的接收頻率、發(fā)射頻率處于同頻段，會產(chǎn)生大量射頻干擾。

機載防撞系統(tǒng)的A模式詢問信號如圖1所示。機載防撞系統(tǒng)的C模式詢問信號如圖2所示。而詢問譯碼除了處理A、C模式詢問譯碼還要進行A/S模式全呼叫譯碼、C/S模式全呼叫譯碼、僅A/S模式全呼叫譯碼、僅C/S模式全呼叫譯碼等。A/S模式全呼叫如圖3所示。C/S模式全呼叫如圖4所示。僅A/S模式全呼叫如圖5所示。僅C/S模式全呼叫如圖6所示。因為機載防撞系統(tǒng)具有S模式應答能力，對僅A/S模式全呼叫和僅C/S模式全呼叫不應答，而對A/S模式全呼叫和C/S模式全呼叫進行S模式應答，所以詢問譯碼需要在判斷有沒有P4來進行A、C模式應答觸發(fā)。應答編碼收到應答觸發(fā)才開始應答。而P3上升沿到P4上升沿的時間為2微秒，以至于A、C模式應答編碼輸出的閉鎖提前射頻信號最多1微秒。而機載防撞系統(tǒng)輸出的閉鎖信號經(jīng)過航電系統(tǒng)閉鎖綜合交聯(lián)設(shè)備，會造成導航、雷達告警器等子系統(tǒng)接收閉鎖的時間延遲大概幾百納秒，另外導航、雷達告警器等子系統(tǒng)響應閉鎖的時間接近一微秒，導致導航、雷達告警器等子系統(tǒng)接收到了機載防撞系統(tǒng)發(fā)射的A、C模式應答射頻信號，產(chǎn)生了干擾，需要將閉鎖信號提前射頻信號輸出的時間量增大，滿足抗干擾的要求。

另外，不同飛機平臺同頻段設(shè)備處理方式不同，對機載防撞系統(tǒng)輸出閉鎖的提前量和滯后量需求不同?，F(xiàn)有的機載防撞系統(tǒng)閉鎖輸出裝置不能根據(jù)需求調(diào)整輸出閉鎖信號的提前量和滯后量。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的在于：針對現(xiàn)有技術(shù)存在的問題，提供一種機載防撞系統(tǒng)閉鎖裝置及方法，解決A、C模式應答編碼時輸出的閉鎖提前射頻信號不滿足經(jīng)過航電系統(tǒng)閉鎖綜合交聯(lián)設(shè)備后閉鎖導航、雷達告警器等同頻段其他航電子系統(tǒng)的要求的問題。

本發(fā)明的發(fā)明目的通過以下技術(shù)方案來實現(xiàn)：

一種機載防撞系統(tǒng)閉鎖裝置，該裝置包括：

FPGA芯片，用于接收處理輸入閉鎖信號和產(chǎn)生輸出閉鎖信號；

放大電路，用于放大輸出閉鎖信號；

高通濾波電路，用于對輸入閉鎖信號進行濾波；

降壓芯片，用于降低輸入閉鎖信號的電壓；

隔離芯片，用于降壓芯片和FPGA芯片之間電平轉(zhuǎn)換。

作為進一步的技術(shù)方案，該裝置還包括耐壓二極管，設(shè)置在外部輸入輸出端口處，用于閉鎖裝置輸出輸入的隔離處理。

作為進一步的技術(shù)方案，放大電路包括電阻R109、三極管Q1、二極管D62、電阻R110、電阻R111、三極管Q2和二極管D63，所述電阻R109連接在三極管Q1的基極，三極管Q1的集電極通過電阻R110連接到三極管Q2的基極，三極管Q1的發(fā)射極接地，所述二極管D62的正極連接三極管Q1的基極、負極連接三極管Q1的集電極，所述電阻R111連接在三極管Q2基極與發(fā)射極之間，所述二極管D63的正極連接三極管Q2的集電極、負極連接三極管Q2的基極。

一種機載防撞系統(tǒng)閉鎖方法，該方法包括：

當接收到防撞系統(tǒng)譯碼器輸出的A/C模式或全呼叫模式P3觸發(fā)信號后，輸出A/C模式閉鎖信號；而后在一定的時間范圍內(nèi)，若接收到防撞系統(tǒng)譯碼器輸出的全呼叫模式P4觸發(fā)信號，則不繼續(xù)輸出A/C模式閉鎖信號，否則繼續(xù)輸出A/C模式閉鎖信號。

作為進一步的技術(shù)方案，該方法包括：在S模式應答時，調(diào)整輸出閉鎖的提前量為A微秒。

作為進一步的技術(shù)方案，該方法包括：在發(fā)送斷續(xù)振蕩和發(fā)射詢問信號時，調(diào)整輸出閉鎖的提前量為A微秒。

作為進一步的技術(shù)方案，A微秒設(shè)置為2.2微秒。

作為進一步的技術(shù)方案，該方法包括：在發(fā)射詢問、應答和斷續(xù)振蕩射頻信號時，調(diào)整輸出閉鎖的滯后量為B微秒。

作為進一步的技術(shù)方案，B微秒設(shè)置為4微秒。

作為進一步的技術(shù)方案，調(diào)整輸出的閉鎖信號的前后沿。

與現(xiàn)有技術(shù)相比，本發(fā)明能夠根據(jù)需求調(diào)整機載防撞系統(tǒng)輸出閉鎖的提前量(最大2.2微秒)，調(diào)整輸出閉鎖信號滯后量值(最大4微秒)，靈活地解決了經(jīng)過航電系統(tǒng)閉鎖綜合交聯(lián)設(shè)備后與導航、雷達告警器等同頻段其他航電子系統(tǒng)的閉鎖問題，減小了射頻干擾，提高了設(shè)備的加裝適應性。

附圖說明

圖1為A詢問模式；

圖2為C詢問模式；

圖3為A/S模式全呼叫；

圖4為C/S模式全呼叫；

圖5為僅A/S模式全呼叫；

圖6為僅C/S模式全呼叫；

圖7為閉鎖電路的FPGA芯片部分電路圖；

圖8為閉鎖電路其余部分電路圖；

圖9為調(diào)整通過BSJL_OUT端口輸出的閉鎖信號的前后沿的流程圖；

圖10為本發(fā)明的系統(tǒng)框圖。

具體實施方式

下面結(jié)合附圖和具體實施例對本發(fā)明進行詳細說明。

實施例

本發(fā)明提供一種機載防撞系統(tǒng)閉鎖裝置，如圖7～圖10所示，該裝置包括：FPGA芯片，用于接收處理輸入閉鎖信號和產(chǎn)生輸出閉鎖信號；放大電路，用于放大閉鎖信號；高通濾波電路，用于對輸入閉鎖信號進行濾波；降壓芯片，用于降低輸入的閉鎖信號的電壓；隔離芯片，用于降壓芯片和FPGA芯片之間電平轉(zhuǎn)換。

放大電路包括電阻R109、三極管Q1、二極管D62、電阻R110、電阻R111、三極管Q2和二極管D63。電阻R109連接在三極管Q1的基極。三極管Q1的集電極通過電阻R110連接到三極管Q2的基極。三極管Q1的發(fā)射極接地。二極管D62的正極連接三極管Q1的基極、負極連接三極管Q1的集電極。電阻R111連接在三極管Q2基極與發(fā)射極之間。二極管D63的正極連接三極管Q2的集電極、負極連接三極管Q2的基極。各電阻的阻值均為10K歐姆。三極管Q1的型號為PMBT5551，三極管Q2的型號為PMBT5401。二極管都采用肖特基二極管。

該裝置還包括耐壓二極管，設(shè)置在外部輸入輸出端口(BSJL_INOUT端口)處，用于閉鎖裝置輸出輸入的隔離處理。在本實施例中，耐壓二極管的正極通過兩個并聯(lián)的電阻R112和電阻R113與三極管Q2的集電極相連，負極連接BSJL_INOUT端口。電阻R112和電阻R113的阻值均為100歐姆。

高通濾波電路主要由電容C23和電阻R33組成。電容C23與電阻R33連接后再通過電阻R34接地。

耐壓二極管的負極分別通過電阻R116、電阻R117、電阻R118、電阻R119、電阻R120接地。耐壓二極管的負極還與二極管D121的負極連接，二極管D121的正極接地。

FPGA芯片的BSJL_OUT端口輸出的閉鎖信號(高電平)經(jīng)過三極管Q1、三極管Q2導通，使得輸出閉鎖信號為28V(通過BSJL_INOUT端口輸出到外部)，同時不從BS_IN端接收閉鎖信號，完成機載防撞系統(tǒng)對外部設(shè)備的閉鎖。該電路的三極管Q1、三極管Q2采用了PMBT5401開關(guān)三極管，開關(guān)速度最大300MHz，使得閉鎖信號的輸出延遲幾乎為零。另外在三極管Q1、三極管Q2的BC極配置了肖特基二極管，使得三極管從導通快速進入截止，保持陡峭的脈沖沿，便于同頻段設(shè)備的采集。該電路使用的二極管RGL41J，耐壓高達幾百V保護D64正極邊的電路。

當外部輸入的輸入閉鎖信號28V有效(也通過BSJL_INOUT端口輸入)，則輸入閉鎖信號經(jīng)過高通濾波電路和降壓芯片DEI1054完成28V轉(zhuǎn)5V后，經(jīng)隔離芯片16245隔離后輸入FPGA，通過FPGA的MQ_BS_IN端口給防撞系統(tǒng)的編碼器，通過FPGA的MQ_BS_IN端口給防撞系統(tǒng)的譯碼器,完成外部設(shè)備對機載防撞系統(tǒng)的閉鎖。

當FPGA接收到編碼器的編碼框架信號BMQ_AM時，將產(chǎn)生單獨的內(nèi)部閉鎖信號給譯碼器，完成編碼器對譯碼器的閉鎖。

本發(fā)明還提供一種機載防撞系統(tǒng)閉鎖方法，該方法基于FPGA實現(xiàn)能夠根據(jù)需求增大機載防撞系統(tǒng)輸出閉鎖的提前量到A微秒(最大值為2.2微秒)，調(diào)整輸出閉鎖信號滯后量值到B微秒(最大值為4微秒)，其具體方法包括：

FPGA芯片通過P3_trig端口接收防撞系統(tǒng)譯碼器輸出的A/C模式或全呼叫模式P3觸發(fā)信號后，通過BSJL_OUT端口輸出A/C模式閉鎖信號(高電平有效)。然后，如果FPGA芯片在一定的時間范圍內(nèi)通過P4_trig端口接收到防撞系統(tǒng)譯碼器輸出的全呼叫模式P4觸發(fā)信號，則不繼續(xù)輸出A/C模式閉鎖信號，如果沒有接收到P4觸發(fā)信號將繼續(xù)輸出A/C模式閉鎖信號。

FPGA芯片通過s_trig端口接收防撞系統(tǒng)譯碼器輸出的s模式觸發(fā)信號后到發(fā)送應答信號的時間大約為128微秒，S模式應答有足夠的時間調(diào)整輸出閉鎖的提前量2.2微秒。

FPGA通過squiter_trig端口接收防撞系統(tǒng)斷續(xù)振蕩觸發(fā)信號后發(fā)送斷續(xù)振蕩是主動發(fā)送。另外FPGA發(fā)射詢問信號也是主動發(fā)射。因此，F(xiàn)PGA有足夠的時間調(diào)整輸出閉鎖的提前量2.2微秒。

因為機載防撞系統(tǒng)在發(fā)射詢問、應答和斷續(xù)振蕩射頻信號時都是主動發(fā)射，因此有足夠的時間調(diào)整輸出閉鎖的滯后量4微秒。

綜上所述，實現(xiàn)了能夠增大機載防撞系統(tǒng)輸出閉鎖的提前量到2.2微秒，滯后量到4微秒。

FPGA通過422串口讀取配置信息，調(diào)整通過BSJL_OUT端口輸出的閉鎖信號(高電平有效)的前后沿，流程圖如圖9所示：判斷標識頭并讀取配置信息，若第3字節(jié)第8位為0，則表示調(diào)整的是提前量，若第3字節(jié)第8位為1，則表示調(diào)整的是滯后量；然后判斷第3字節(jié)第4到7位的值是1～7中的那個數(shù)字，若是1則表示對應調(diào)整常規(guī)模式前沿，若是2則表示對應調(diào)整常規(guī)模式后沿，若是3則表示對應S模式前沿，若是4則表示對應調(diào)整S模式后沿，若是5則表示對應調(diào)整斷續(xù)振蕩前沿，若是6則表示對應調(diào)整斷續(xù)振蕩后沿。

以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，應當指出的是，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進等，均應包含在本發(fā)明的保護范圍之內(nèi)。