一種基于鍺硅異質結工藝的雙向esd保護器件的制作方法
【技術領域】
[0001]本發(fā)明屬于集成電路靜電放電(Electrostatic Discharge，ESD)保護領域，具體涉及一種基于鍺硅(SiGe)異質結工藝的新型雙向ESD保護器件。
【背景技術】
[0002]靜電放電現(xiàn)象廣泛存在于自然界中，它是引起集成電路產品失效的重要原因之一。集成電路產品在其生產制造以及裝配過程中很容易受到靜電放電的影響，造成產品的可靠性降低，甚至損壞。因此，研究可靠性高和靜電防護性能強的靜電放電防護器件和防護電路對提高集成電路的成品率和可靠性具有不可忽視的作用。
[0003]當集成電路發(fā)生靜電放電現(xiàn)象時，大量電荷瞬間流入芯片的引腳，這些電路產生的電流通?？蛇_幾個安培，在該引腳處產生的電壓高達幾十伏甚至幾百伏。較大的電流和較高的電壓會造成芯片內部電路的損害和器件的擊穿，從而導致電路功能的失效。因此，為了防止芯片遭受到ESD的損傷，就需要對芯片的每個引腳進行有效的ESD防護。
[0004]SiGe工藝能夠在Si片上通過能帶工程和應變工程改善Si的性能，同時又能夠采用成熟和廉價的Si工藝技術來加工。在近年移動端普及的大環(huán)境下，適應高頻、高速、低功耗的SiGe工藝正慢慢取代Si工藝的地位。所以，探索設計基于SiGe工藝的ESD保護新結構有利于提高基于SiGe工藝的集成電路的可靠性。
[0005]在SiGe工藝下，通常采用SiGe異質結雙極型晶體管HBT器件結構來進行ESD保護?；綡BT器件結構如圖1所示，包括:
[0006]p型硅襯底110;
[0007]所述襯底110上形成η型埋層120 ；
[0008]所述η型埋層120上形成η型阱區(qū)130 ;
[0009]所述η型埋層120上的η型阱區(qū)130的兩側分別設有η型重摻雜區(qū)141和142，該區(qū)域141和區(qū)域142與集電極相連；
[0010]所述η型阱區(qū)130上方形成一個Ρ型SiGe層150，該SiGe層150與基極相連；
[0011]所述SiGe層150上形成一個η型多晶硅區(qū)域160，且該多晶硅區(qū)域160與發(fā)射極相連；
[0012]通常作為ESD保護器件使用時，ΗΒΤ的發(fā)射極接地，集電極接芯片的輸入輸出端或電源端，基極浮空。當相對于地為正的ESD脈沖來到芯片的輸入輸出端口或電源端口時，ΗΒΤ的集電結反偏，發(fā)射結正偏；當ESD脈沖電壓大于ΗΒΤ的基極開路集電結雪崩擊穿電壓BVCE。時，大量的電子空穴對在HBT的集電結附近產生；其中，電子通過η型阱區(qū)130，η型埋層區(qū)120，η型重摻雜區(qū)141和142流出集電極，而空穴則通過正偏的發(fā)射結流出發(fā)射極；這樣，ESD電流就通過ΗΒΤ器件泄放掉。當相對于地為負的ESD脈沖來到芯片的輸入輸出端口或電源端口時，ΗΒΤ的集電結正偏，發(fā)射結反偏；當ESD脈沖電壓大于ΗΒΤ的基極開路發(fā)射結雪崩擊穿電壓BVEe(^，大量的電子空穴對在ΗΒΤ的發(fā)射結附近產生；其中，電子通過η型多晶硅區(qū)域160流出發(fā)射極，而空穴則通過正偏的集電結流出集電極；這樣，ESD電流就通過HBT器件泄放掉了。通常情況下，HBT的BVEe。會遠小于BVeE。;因此，使用基極浮空的HBT作為ESD保護器件時，其應對正負ESD脈沖時的觸發(fā)電壓會有較大的區(qū)別，不能實現(xiàn)相同的雙向ESD保護能力，容易造成內部電路的ESD損傷。
[0013]針對上述問題，本發(fā)明提出來一種基于SiGe異質結雙極型晶體管HBT器件結構的雙向對稱的SCR器件結構；該結構不僅在結構上對稱，在ESD保護能力上對于正ESD脈沖和負ESD脈沖具有相同的泄放能力，即功能上也對稱。

【發(fā)明內容】

[0014]本發(fā)明的目的在于針對現(xiàn)有SiGe異質結雙極型晶體管HBT器件不能實現(xiàn)相同的雙向ESD保護能力的問題，提供一種基于SiGe異質結雙極型晶體管HBT器件結構的雙向對稱的SCR器件；該結構不僅結構上對稱，也能實現(xiàn)相同的雙向ESD保護。本發(fā)明采用的技術方案為:
[0015]一種基于鍺硅(SiGe)異質結工藝的新型雙向ESD保護器件，包括:
[0016]第一種導電類型娃襯底，
[0017]所述第一種導電類型硅襯底上形成第二種導電類型埋層，
[0018]所述第二種導電類型埋層上形成第二種導電類型阱區(qū)，
[0019]所述第二種導電類型阱區(qū)上形成呈左右對稱分布的兩個第一種導電類型SiGe層，
[0020]每個第一種導電類型SiGe層上分別形成N個第二種導電類型多晶硅層，N為正整數(shù)，其中，左側第一種導電類型SiGe層上形成的N個第二種導電類型多晶硅層連接陽極，右側第一種導電類型SiGe層上形成的N個第二種導電類型多晶硅層連接陰極。
[0021]進一步的，所述左側第一種導電類型SiGe層通過第一電阻與陽極相連，所述右側第一種導電類型SiGe層通過第二電阻與陰極相連，且所述第一電阻與第二電阻的阻值相同。
[0022]本發(fā)明提供一種基于鍺硅異質結工藝的用于新型雙向ESD保護的SCR結構，該結構基于鍺硅異質結雙極型晶體管HBT的基本結構，構成雙向完全對稱的SCR結構；當該SCR器件結構的陰極接地，該器件既可以泄放相對于地是正的ESD脈沖電流，也可以泄放相對于地是負的ESD脈沖電流，具有雙向相同的ESD保護能力。
【附圖說明】
[0023]圖1是基本SiGe異質結雙極型晶體管HBT器件結構示意圖。
[0024]圖2是實施例1新型雙向ESD保護SCR器件結構示意圖。
[0025]圖3是實施例2新型雙向ESD保護SCR器件結構示意圖。
[0026]圖4是實施例3新型雙向ESD保護SCR器件結構示意圖。
【具體實施方式】
[0027]下面結合附圖和【具體實施方式】對本發(fā)明進行詳細說明。
[0028]實施例1
[0029]本實施例中提供基于鍺硅異質結工藝的用于新型雙向ESD保護的SCR結構，其結構及等效電路如圖2所示，該結構為基極浮空的單發(fā)射極條雙向對稱SCR器件，包括:
[0030]ρ型硅襯底110;
[0031]所述ρ型硅襯底110上形成η型埋層120 ;
[0032]所述η型埋層120上形成η型阱區(qū)130 ;
[0033]所述η型阱區(qū)130上方左側形成一個ρ型SiGe層151 ；
[0034]所述SiGe層151上形成一個η型多晶硅區(qū)域161，且該多晶硅區(qū)域161與陽極相連；
[0035]所述η型阱區(qū)130上方右側形成一個ρ型SiGe層152 ；
[0036]所述SiGe層152上形成一個η型多晶硅區(qū)域162，且該多晶硅區(qū)域162與陰極相連;
[0037]所述ρ型SiGe層151和ρ型SiGe層152呈左右對稱設置，所述的雙向SCR結構是一個由η型多晶硅區(qū)域161、ρ型SiGe層151、η型阱區(qū)130、ρ型SiGe層152和η型多晶娃區(qū)域162構成的五層ηρηρη結構。
[0038]由其等效電路圖可以看到，該SCR器件是由寄生的npnl晶體管、寄生的npn2晶體管和寄生pnp晶體管構成