專利名稱：避免休眠模式輸出低于截止電壓的電源輸出級電路的制作方法
技術領域：
本實用新型關于一種電源供應器，尤指一種電源供應器的電源輸出級電路。
背景技術：
目前為達到環(huán)保節(jié)電的目的，目前電腦、服務器或電腦周邊產(chǎn)品，如印表機等等均建置有休眠模式，意指當該等電器產(chǎn)品在不運轉(zhuǎn)的低功耗狀態(tài)，會控制其電源供應電路拉低其輸出電壓，而達到節(jié)能的目的。請參閱圖9所示，為一種具有休眠模式的電源供應器的電源輸出級電路50，其包含有一電源輸出電路，包含有一直流輸出單元Rl、R2、LED、一高電位輸出端Vo及一接地立而GND ；一放電單元60，連接于至該電源輸出電路的直流輸出單元Rl、R2、LED、高電位輸出端Vo及接地端GND之間；其中該放電單元包含有一分壓器R4、R5及一 RC負反饋電路，該RC負反饋電路包含有一運算放大器61及一 RC電路，該RC電路R3、Cl及分壓器的下電阻R5連接至該運算放大器61的反向輸入端(_)，該運算放大器的正向輸入端(+)則連接一參考電壓源Vref ；一休眠觸發(fā)單元70，連接至該放電單元60與接地端GND之間，并供一外部休眠信號源連接；其中該休眠觸發(fā)單元70包含有一 NPN晶體管Q及一并聯(lián)電阻R6，該并聯(lián)電阻R6與NPN晶體管Ql串接后再并聯(lián)至該放電單元60的分壓器的下電阻R5。當上述電源輸出級電路50于正常運作模式下，其休眠觸發(fā)單元70接受該外部休眠信號源輸出的高電位信號，如圖1OA所示，此時NPN晶體管Q會導通到地，使該并聯(lián)電阻R6與該放電單元60的分壓器的下電阻R5并聯(lián)，由于下電阻R5與并聯(lián)電阻R6并聯(lián)后電阻降低，因此，該放電單元60會比較該參考電壓源Vref (約2. 5V)的電壓與下電阻R5壓降V3,由于該參考電壓源Vref的電壓會設定高于下電阻R5壓降V3，故運算放大器61輸出端電位呈高電壓，故RC電路R3、C1并不會連接至接地端GND進行放電，而維持該放電單元60的高電位輸出端在高壓段(如+32V)。請再配合參閱圖1OB所示，當上述電源輸出級電路50的休眠觸發(fā)單元70接受該外部休眠信號源輸出的低電位信號(休眠信號)，此時NPN晶體管Q將不導通，且該并聯(lián)電阻R6不再與該下電阻R5并聯(lián)而浮接NC，使得下電阻R5的壓降提升并超過該參考電壓源Vref的電壓，故該運算放大器61輸出端電位呈低電位，即該運算放大器61的輸出端等效電路會連接到地，令該高電位輸出端Vo通過上電阻R4及該RC電路R3、C1對地GND進行放電，快速地將其高壓段拉至一低壓段(如+12V)，而達到降低直流電源目的。然而，請配合參閱圖11所示，為上述電源輸出級電路50于進入休眠模式時，自高壓段拉至低壓段期間的各節(jié)點電壓波形圖；由圖中可知，當NPN晶體管Q由導通至不導通瞬間(Tl至T2之間)，該下電阻R5的壓降突升(>2. 5V)，此時原本運算放大器61通過該直流輸出單元的電阻Rl連接至該高電位輸出端Vo的輸出端電壓電壓Vl (約30V)會陡降至該運算放大器61輸出端內(nèi)部的箝位電位(約2. 5V)，而抽取高電位輸出端電流Iv。，使其高壓段(+32V)會開始降低至低壓段(+12V)，在此同時，RC電路R3、C1的電容Cl也因該運算放大器61輸出端陡降至該運算放大器輸出端內(nèi)部的箝位電位(約2. 5V)，而快速放電。理想上，該高電位輸出端No應該在到達低壓段后即維持，但該高電位輸出端No應該在接近低壓段時，該運算放大器61輸出端的電位已上升，此時RC電路的電容Cl會因此開始充電，而充電電流使得下電阻R5壓降略為上升，而使其電壓降低速度變慢，而無法立即反應該高電位輸出端Vo已到達低壓段的狀態(tài)予該運算放大器61 ;故如圖11所示，該電容Cl在充電過程中，其下電阻R5壓降仍高于參考電壓源Vref的電壓(2. 5V)，故該運算放大器61的輸出端電位又拉低，持續(xù)抽該高電位輸出端的電流Iv。，使得高電位輸出端Vo電位低于低壓段；待經(jīng)過一段T3時間后，該下電阻R5壓降V3已低于參考電壓源的電壓(2. 5V),才使該運算放大器61的輸出端呈現(xiàn)高電位，令RC電路R3、Cl的電容Cl穩(wěn)定充電，而該高電位輸出端Vo電位也恢復至低壓段。然而，在T3時間中該高電位輸出端電壓已低于低壓段，而使該電器產(chǎn)品自休眠模式進入關機模式或重開機模式。因此，具有休眠模式的電源供應器的電源輸出級電路若因節(jié)能而造成該電器產(chǎn)品關機或重開機模式，影響正常運作，將無法為使用者所接受，有必要進一步改良之。
發(fā)明內(nèi)容有鑒于上述電源供應器的電源輸出級電路因進入休眠模式而輸出電壓低于系統(tǒng)截止電壓，使系統(tǒng)重開機的技術缺陷，本實用新型主要目的系提供一種避免休眠模式輸出低于截止電壓的電源輸出級電路。欲達上述目的所使用的主要技術手段系令該電源輸出級電路包含有—電源輸出電路，包含有一直流輸出單兀、一高電位輸出端及一接地端；一放電單元，連接于至該電源輸出電路的直流輸出單元、高電位輸出端及接地端之間；其中該放電單元包含有一分壓器及一RC負反饋電路，該RC負反饋電路包含有一運算放大器及一 RC電路，該RC電路的第一端及分壓器的下電阻連接至該運算放大器的反向輸入端，該運算放大器的正向輸入端則連接一參考電壓源，又該運算放大器的輸出端連接至該RC電路的第二端；一休眠觸發(fā)單元，連接至該放電單元與接地端之間，并供一外部休眠信號源連接；其中該休眠觸發(fā)單元包含有一電子開關及一并聯(lián)電阻，該并聯(lián)電路與電子開關串接后再并聯(lián)至該放電單元的分壓器的下電阻；及一電壓跟隨電路，連接至該RC電路的第二端，于RC電路放電期間，調(diào)整該RC電路第二端電壓依高電位輸出端降壓比例下降。上述本實用新型主要加入電壓跟隨電路于電容的第二端，使該放電單元進入休眠模式后，其電容第二端電壓低于第一端而開始放電時，由該電壓跟隨電路控制其第二端電壓隨著高電位輸出端的降壓比例下降，維持RC電路放電；如此，該電源輸出電路的高電位輸出端自高壓段降至低壓段時，該電容不會因為該運算放大器輸出端電位提升而使得第二端電壓高于第一端電壓而產(chǎn)生充電電流，故下阻電在不受該充電電流影響，而單純反應高電位輸出端自高壓段降至低壓段，令該該運算放大器輸出端電位升回高電位，令RC電路不再放電；是以，本實用新型電源輸出級電路可確保在接受休眠信號后，所輸出直流電源的最低電壓不會低于預設的低壓段，兼具有節(jié)能及不令負載關機或重開機的功效。

圖1為本 實用新型電源輸出級電路第一較佳實施例的電路圖。圖2A為圖1于正常運作模式的等效電路圖。圖2B為圖1于休眠模式的等效電路圖。圖3為圖1于休眠模式的各節(jié)點電壓波形圖。圖4為本實用新型電源輸出級電路第一較佳實施例的電路圖。圖5A為圖4于正常運作模式的等效電路圖。圖5B為圖4于休眠模式的等效電路圖。圖6為圖4于休眠模式的各節(jié)點電壓波形圖。圖7為一種三端可調(diào)分流基準源的電路圖。圖8A為本實用新型電源輸出級電路第三較佳實施例電路圖。圖8B為本實用新型電源輸出級電路第四較佳實施例電路圖。圖9為既有電源輸出級電路的電路圖。圖1OA為圖9于正常運作模式的等效電路圖。圖1OB為圖9于休眠模式的等效電路圖。圖11為圖9于休眠模式的各節(jié)點電壓波形圖。其中，附圖標記:10電源輸出電路 20放電單元21運算放大器22晶體管23 二極管30休眠觸發(fā)單元50電源輸出電路 60放電單元61運算放大器70休眠觸發(fā)單元
具體實施方式
首先 請參閱圖1所示，為本實用新型電源輸出級電路10的第一較佳實施例的電路圖，其包含有:—電源輸出電路,包含有一直流輸出單兀Rl、R2、LED、一高電位輸出端Vo及一接地立而GND ；一放電單元20，連接于至該電源輸出電路的直流輸出單元Rl、R2、LED、高電位輸出端Vo及接地端GND的間；其中該放電單元20包含有一分壓器R4、R6及一 RC負反饋電路，該RC負反饋電路包含有一運算放大器21及一 RC電路R3、C1，該RC電路R3、C1的第一端及分壓器的下電阻R5連接至該運算放大器21的反向輸入端(_)，該運算放大器21的正向輸入端(+)則連接一參考電壓源Vref，又該運算放大器21的輸出端連接至該RC電路R3、Cl的第二端；一休眠觸發(fā)單元30，連接至該放電單元20與接地端GND之間，并供一外部休眠信號源連接；其中該休眠觸發(fā)單元30包含有一電子開關Q及一并聯(lián)電阻R6，該并聯(lián)電阻R6與電子開關Q串接后再并聯(lián)至該放電單元20的分壓器的下電阻R5 ;該電子開關Q為一晶體管，于本實施中采用NPN晶體管；及一電壓跟隨電路，連接至該RC電路R3、Cl的第二端，于RC電路R3、Cl放電期間，調(diào)整該RC電路R3、C1第二端電壓，使其依高電位輸出端降壓比例下降；于本實施例，該電壓跟隨電路為一稽納二極管ZD。請配合參閱圖2A所示，當本實用新型的電源輸出級電路10為正常運作模式，其電子開關Q接收該休眠信號源輸出的高電位信號，此時，該NPN晶體管Q導通而使并聯(lián)電阻R6與下電阻R5并聯(lián)，拉低該下電阻R5的壓降而低于該參考電壓源電壓Vref，使該運算放大器21輸出端呈高電位，此時該稽納二極管ZD未崩潰導通，且RC電路R3、C1不放電，維持該高電位輸出端Vo電壓在高壓段。請配合參閱圖2B所示，當本實用新型的電源輸出級電路10的電子開關Q接收該休眠信號源輸出的低電位信號，該NPN晶體管Q即不導通而進入休眠模式，此時并聯(lián)電阻R6不再與下電阻并聯(lián)而呈浮接NC，令該下電阻R5的壓降升高且高于該參考電壓源Vref電壓，此時該運算放大器21輸出端的等效電路會導通至接地GND，并維持在一箝位電位(端視該運算放大器的阻抗而定，以2. 5V為例)。由于該運算放大器輸出端電位徒降(自30V降低至2. 5V)，此時該稽納二極管ZD的陽極電位會降低，而崩潰維持一定壓降，故該RC電路R3、Cl的電容Cl第二端的電壓為高電位輸出端Vo的電壓減去稽納二極管ZD的崩潰電壓，由于第二端電壓低于第一端電壓，故RC電路R3、C1開始放電，而電容Cl第二端電壓始即隨著高電位輸出端Vo的電壓減低的比例而下降，如圖3所示，電容Cl第二端電壓V2即跟隨高電位輸出端Vo的電壓降低速率下降，波形幾乎呈平行下降。如此持續(xù)到高電位輸出端Vo的電壓到達預設的低壓段時，電容Cl第一端電壓會接近第二端電壓，但不會低于第二端電壓，故電容Cl不會產(chǎn)生充電電流而流經(jīng)下電阻R5 ;如此，該下電阻R5即可單純地反應該高電位輸出端Vo的電壓變化至反向輸入端(_)，而不受RC電路R3、C1的影響，故該運算放大器21可于該高電位輸出端Vo的電壓已達預設的低壓段時，將輸出端電位拉高至高電位，使RC電路R3、C1不再放電而拉低該高電位輸出端Vo的電壓，令高電位輸出端Vo維持在低壓段且不低于低壓段。請參閱圖4所示，為本實用新型電源輸出級電路IOb的第二較佳實施例，其與第一較佳實施例大致相同，但該電壓跟隨電路為一限流電阻R1，該限流電阻Rl連接于RC電路R3、Cl與該運算放大器21輸出端之間，即通過RC電路的電阻R3連接至該電容Cl的第二端；較佳的是，可將該直流輸出單元的第一電阻Rl作為本實施例電壓跟隨電路的限流電阻Rl，可兼具有電子元件成本節(jié)省效益。本實施例進入休眠模式時，該限流電阻Rl因串接在RC電路R3、C1放電路徑上，故如圖5A及圖5B所示，該電容Cl第二端電壓V2及限流電阻與RC電路連接節(jié)點電壓Vl同步跟隨該高電位輸出端Vo電壓下降比例而降低，波形幾乎呈平行下降，如圖6所示。如此持續(xù)到高電位輸出端Vo的電壓到達預設的低壓段時，電容Cl第一端電壓會接近第二端電壓，但不會低于第二端電壓，故電容Cl不會產(chǎn)生充電電流而流經(jīng)下電阻R5 ;如此，該下電阻R5即可單純地反應該高電位輸出端的電壓已達預設的低壓段予運算放大器21的反向輸入端(_)，而不受RC電路R3、Cl的影響，故該運算放大器21可于該高電位輸出端Vo的電壓已達預設的低壓段時，將輸出端電位拉高至高電位，使RC電路R3、Cl不再放電而拉低該高電位輸出端Vo的電壓，令高電位輸出端Vo維持在低壓段且不低于低壓段。[0049]此外，請參閱圖7所示，為一具有良好的熱穩(wěn)定性能的三端可調(diào)分流基準源(TL431)的內(nèi)部電路，其包含有一運算放大器21、晶體管22及與之并聯(lián)的二極管23，故如圖8A及圖SB所示，可取代上述運算放大器實現(xiàn)放電單元的電路，即其該陽極(+)連接至接地端GND，該陰極(-)連接至該RC電路R3、C1的第二端，而參考端Vref則連接該參考電壓源。綜上所述，本實用新型主要加入電壓跟隨電路于電容的第二端，使該放電單元進入休眠模式后，其電容第二端電壓低于第一端而開始放電時，由該電壓跟隨電路控制其第二端電壓隨著高電位輸出端的降壓比例下降，維持RC電路放電；如此，該電源輸出電路的高電位輸出端自高壓段降至低壓段時，該電容不會因為該運算放大器輸出端電位提升而使得第二端電壓高于第一端電壓而產(chǎn)生充電電流，故下阻電在不受該充電電流影響，而單純反應高電位輸出端自高壓段降至低壓段，令該該運算放大器輸出端電位升回高電位，令RC電路不再放電；是以，本實用新型電源輸出級電路可確保在接受休眠信號后，所輸出直流電源的最低電壓不會低于預設的低壓段，兼具有節(jié)能及不令負載關機或重開機的功效。
權利要求1.一種避免休眠模式輸出低于截止電壓的電源輸出級電路，其特征在于，包含: 一電源輸出電路，包含有一直流輸出單兀、一高電位輸出端及一接地端； 一放電單元，連接于至該電源輸出電路的直流輸出單元、高電位輸出端及接地端之間；其中該放電單元包含有一分壓器及一 RC負反饋電路，該RC負反饋電路包含有一運算放大器及一RC電路，該RC電路的第一端及分壓器的下電阻連接至該運算放大器的反向輸入端，該運算放大器的正向輸入端則連接一參考電壓源，又該運算放大器的輸出端連接至該RC電路的第二端； 一休眠觸發(fā)單元，連接至該放電單元與接地端之間，并供一外部休眠信號源連接；其中該休眠觸發(fā)單元包含有一電子開關及一并聯(lián)電阻，該并聯(lián)電路與電子開關串接后再并聯(lián)至該放電單元的分壓器的下電阻；及 一電壓跟隨電路，連接至該RC電路的第二端，于RC電路放電期間，調(diào)整該RC電路第二端電壓依高電位輸出端降壓比例下降。
2.如權利要求1所述的電源輸出級電路，其特征在于，電壓跟隨電路包含有一稽納二極管，其陰極連接至該高電位輸出端，而陽極則連接至該電容的第二端。
3.如權利要求2所述的電源輸出級電路，其特征在于，該直流輸出單元包含有一光耦合器的發(fā)光二極管及與之串接的到高電位輸出端的第一電阻，以及一并聯(lián)該發(fā)光二極管及第一電阻的第二電阻。
4.如權利要求1所述的電源輸出級電路，其特征在于，該電壓跟隨電路包含有一限流電阻，連接于該RC電路的第二端及該運算放大器輸出端之間。
5.如權利要求4所述的電源輸出級電路，其特征在于，該直流輸出單元包含有一光耦合器的發(fā)光二極管及與 之并聯(lián)的電阻。
6.如權利要求1至5中任一所述的電源輸出級電路，其特征在于，該運算放大器為一個三端可調(diào)分流基準源，其包含有一陽極、一陰極及一參考端；其中該陽極連接至接地端，該陰極連接至該RC電路的第二端，而參考端則連接該參考電壓源。
7.如權利要求1至5中任一所述的電源輸出級電路，其特征在于，該電子開關為一晶體管。
8.如權利要求6所述的電源輸出級電路，其特征在于，該電子開關為一晶體管。
9.如權利要求7所述的電源輸出級電路，其特征在于，該電子開關為一NPN晶體管。
10.如權利要求8所述的電源輸出級電路，其特征在于，該電子開關為一NPN晶體管。
專利摘要本實用新型是一種避免休眠模式輸出低于截止電壓的電源輸出級電路，包含有一電源輸出電路、一放電單元、一休眠觸發(fā)單元及一電壓跟隨電路；其中該電壓跟隨電路針對該放電單元的RC電路會于休眠模式進行放電，而調(diào)整該RC電路于放電時低壓的一端的電壓下降幅度，即調(diào)整該RC電路第二端電壓依高電位輸出端降壓比例下降；如此，在休眠模式的該電源輸出電路的高電位輸出端自高壓段降至低壓段時，該RC電路不會產(chǎn)生充電電流，可確保其輸出直流電源的最低電壓不會低于預設的低壓段，兼具有節(jié)能及不令負載關機或重開機的功效。
文檔編號H03F3/45GK202916738SQ20122057525
公開日2013年5月1日 申請日期2012年11月2日 優(yōu)先權日2012年11月2日
發(fā)明者楊青峰 申請人:康舒科技股份有限公司