專利名稱：形成半導體器件的阱的方法
技術領域：
本發(fā)明涉及一種形成半導體器件的阱的方法，特別涉及一種形成橫向隔離(BILLI)結構的具有隱埋注入層的阱的方法，能夠準確控制阱的剖面形狀。
通常，為了改善半導體器件的特性，把與襯底的導電性相反的雜質離子注入到襯底中形成阱后，再在襯底上形成器件，而不是直接在襯底上形成器件。實際存在各種其特性取決于其形成方法的阱。首先，在隔離工藝(例如LOCOS)實現之前，以在襯底的整個表面或襯底的部分表面上離子注入和擴散的方式形成擴散阱。
然而，很難控制上述單擴散阱的剖面形狀和制造工藝。也即，以離子注入的方式形成單阱或雙阱，然后再把離子擴散至預定深度。但因為不僅發(fā)生縱向擴散而且發(fā)生橫向擴散，所以很難控制阱的剖面形狀。
在隔離工藝后，形成反向阱。即，利用兩種掩模，以較大的離子注能量形成導電類型彼此不同的阱。利用與上述反向阱制造方法相同的方法形成具有BILLI結構的反向阱。利用一種掩模形成BILLI結構阱。如圖1所示，進行隔離工藝，然后利用一種掩模注入離子，從而形成n阱和p阱。這里，根據阱的導電類型的不同，用彼此不同的能量進行形成n阱和p阱的離子注入工藝。
即，用厚光致抗蝕劑層覆蓋p阱區(qū)，用不能使離子透過光致抗蝕劑層的能量進行離子注入，從而形成n型反向阱，再用能使離子透過光致抗蝕劑層的較高能量進行離子注入，從而形成p阱。因此，BILLI結構阱能減少形成掩模的步驟數，簡化工藝。
下面將參照各


形成半導體器件的阱的常規(guī)方法。圖2A-2G是表示常規(guī)形成半導體器件的阱的方法的剖面圖。參見圖2A，在p型硅襯底10上熱生長氧化層，然后進行LOCOS工藝，從而形成場氧化層11。在形成了場氧化層11的襯底整個表面上形成氮化層12。
參見圖2B，在部分氮化層12上形成厚光致抗蝕劑層13，該部分相當于P阱將形成的區(qū)。光致抗蝕劑層13厚為2μm以上。參見圖2C，把如磷(p)之類的n型雜質離子注入到形成了光致抗蝕劑層13的p型硅襯底10中，從而形成第一n型雜質區(qū)14。
然后，又將如磷之類的n型雜質離子注入到該襯底，從而形成第二n型雜質區(qū)15。這里，形成第一和第二雜質層的離子注入工藝所用的能量不能使離子穿透光致抗蝕劑層13。由于光致抗蝕劑層很厚，離子不會注入到光致抗蝕劑層13形成于其上的那部分p型硅襯底10中。
參見圖2D，利用較高的能量，把如硼(B)之類的p型雜質離子注入到p型硅襯底10中，從而形成第一p型雜質區(qū)16。然后，又注入如硼之類的p型雜質離子，從而在第一p型雜質區(qū)16上形成第二p型雜質區(qū)17。參見圖2E，除去氮化層12和光致抗蝕劑層13，從而形成具有BILLI結構的反向阱。
按上述形成半導體器件的阱的常規(guī)方法，減少了形成掩模的步驟數，但是因為采用了厚光致抗蝕劑層，所以很難準確控制離子注入的入射范圍。而且，雜質區(qū)的標準偏差大以致使隔離特性相當差。
因此，本發(fā)明提出了一種形成半導體器件的阱的方法，基本上能解決由于已有技術的局限和弊端造成的一個或多個問題。
本發(fā)明的目的是提供一種形成半導體器件的具有BILLI結構的阱的方法，利用多層抗蝕劑，能夠準確控制阱的離子注入剖面分布。
下面的說明將清楚地顯示出本發(fā)明的其它特點和優(yōu)點，其中一部分通過下面的說明顯現出來，或通過實施本發(fā)明了解到。由以下的書面說明和權利要求書以及附圖所特別指出的結構可以實現本發(fā)明的目的，并獲得其它優(yōu)點。
為了實現本發(fā)明的這些和其它優(yōu)點，根據本發(fā)明的目的，正如所概括和所概要說明的那樣，形成半導體器件的阱的方法包括下列步驟在半導體襯底上形成隔離層；在半導體襯底上確定第一和第二阱區(qū)，在襯底的第二阱區(qū)上形成掩模層，掩模層由至少兩層疊置的層構成；離子注入第一導電類型的雜質，從而在第一阱區(qū)形成第一導電類型的阱；以及除去掩模層的部分層，離子注入第二導電類型的雜質，從而在第二阱區(qū)形成第二導電類型的阱。
應該理解，上述一般性的說明和下述詳細說明皆是說明性和解釋性的，對本發(fā)明的進一步解釋如權利要求書所述。
各附圖可供人們進一步理解本發(fā)明，它們可以與說明書結合，構成說明的一部分，本發(fā)明所公開的實施例與說明書一起說明本發(fā)明的原理。
在各附圖中圖1是表示具有BILLI結構的常規(guī)反向阱的剖面圖；圖2A-2E是表示形成常規(guī)半導體器件的方法的剖面圖；圖3是本發(fā)明形成半導體器件的阱的工藝流程圖；圖4A-4H是表示本發(fā)明形成半導體器件的阱的方法的剖面圖。
下面參照各附圖中所示的實例詳細說明本發(fā)明的優(yōu)選實施例。
圖3是本發(fā)明形成半導體器件的工藝流程圖，圖4A-4H是表示本發(fā)明形成半導體器件的阱的方法的剖面圖。參見圖3，利用多層抗蝕劑作掩模，形成具有BILLI結構的反向阱。
下面將參照圖4A-4H說明利用多層抗蝕劑形成阱的方法。如圖4A所示，首先，在p型硅襯底20上熱生長氧化層，進行LOCOS工藝，從而形成場氧化層21。如圖4B所示，在形成了場氧化層21的p型硅襯底20上形成氮化層22。
如圖4C所示，在氮化層22的整個表面上依次形成第一光致抗蝕劑層23、氧化層24和第二光致抗蝕劑層25，從而形成多層光致抗蝕劑層。這里，第一光致抗蝕劑層23、氧化層24和第二光致抗蝕劑層25皆是通過旋涂玻璃(SOG)工藝形成的。
如圖4D所示，利用預定阱圖形掩模(未示出)，通過曝光和顯影使第二光致抗蝕劑層25構圖，從而形成光致抗蝕劑圖形25。如圖4E所示，利用光致抗蝕劑圖形25作掩模，腐蝕氧化層24。然后，如圖4F所示，利用氧化層24作掩模選擇地腐蝕第一光致抗蝕劑層23。這里，在腐蝕了第一光致抗蝕劑層23后，除去光致抗蝕劑圖形25。通過這樣做，只在相當于預定p阱區(qū)的那部分氮化層22上保留第一光致抗蝕劑層23和氧化層24。
如圖4G所示，利用第一光致抗蝕劑層23和氧化層24作掩模，把如磷之類的n型雜質離子注入到p型硅襯底20中，從而在p型硅襯底20的預定部分形成第一n型雜質區(qū)26。然后，再離子注入如磷之類的n型雜質，從而在第一n型雜質區(qū)26上形成第二n型雜質區(qū)27。
這里，利用低于形成第一n型雜質區(qū)26的離子注入能量，形成第二n型雜質區(qū)27。沒注入到襯底的雜質離子分別在第一光致抗蝕劑層23和氧化層24中形成n型雜質層。
如圖4H所示，除去氧化層24，然后，把如硼之類的p型雜質離子注入到襯底中，從而形成第一p型雜質區(qū)28。然后，又在襯底中注入如硼之類的p型雜質，從而在第一p型雜質區(qū)28上形成第二p型雜質區(qū)29。這里，利用高于形成第一n型雜質區(qū)26的離子注入能量形成第一p型雜質區(qū)28。利用高于形成第一n型雜質區(qū)26但低于形成第一p型雜質區(qū)28的離子注入能量形成第二p型雜質29。
而且，第一和第二p型雜質區(qū)28和29是分別與第一和第二n型雜質區(qū)26和27對稱地形成的。即，n阱區(qū)的第一和第二n型雜質區(qū)26和27與p阱區(qū)的第一和第二p型雜質區(qū)28和29的高度相同。
根據對如上所述的離子注入能量的控制，p型雜質穿透第一光致抗蝕劑層23，從而注入到p型硅襯底20。而且，第一和第二P型雜質區(qū)28和29也在第一n型雜質區(qū)之下形成。同時，在對氧化層的腐蝕過程中，氮化層22保護p型硅襯底20不被過腐蝕。進行該腐蝕氧化層工藝目的是，在進行離子注入工藝形成p阱時，準確地確定阱的剖面形狀和減少標準偏差，從而保證隔離特性。
根據本發(fā)明的形成阱的方法，由于能利用多層抗蝕劑層靈活地控制光致抗蝕劑層，所以能準確地控制阱的剖面形狀，不增加形成掩模的步驟數。而且，能減小阱的雜質區(qū)的標準偏差。從而改善器件的隔離特性和可靠性。
顯然，在不脫離本發(fā)明的精神實質或范圍的情況下，本領域的普通技術人員可以針對本發(fā)明作出各種改型和變化。但是，本發(fā)明將覆蓋這些會落入權利要求書及其延伸的范圍內的改型和變化。
權利要求
1.一種形成半導體器件的阱的方法，該方法包括下列步驟在半導體襯底上形成隔離層；在半導體襯底上確定第一和第二阱區(qū)，在襯底的第二阱區(qū)上形成掩模層，掩模層由至少兩層疊置的層構成；離子注入第一導電類型的雜質，從而在第一阱區(qū)形成第一導電類型的阱；以及除去掩模層的部分層，離子注入第二導電類型的雜質，從而在第二阱區(qū)形成第二導電類型的阱。
2.根據權利要求1的方法，其中利用高于離子注入第一導電類型雜質的能量離子注入第二導電類型的雜質。
3.根據權利要求1的方法，其中在第二導電類型的阱形成時，在第一導電類型的阱之下形成第二導電類型的雜質區(qū)。
4.根據權利要求1的方法，其中為了在襯底中形成同樣深度的第一導電類型的阱和第二導電類型的阱，要控制掩模層的厚度和第二導電類型雜質的離子注入能量。
5.根據權利要求1的方法，還包括在形成掩模層步驟之前在半導體襯底的整個表面上形成絕緣層的步驟。
6.一種形成半導體器件的阱的方法，該方法包括下列步驟在第一導電類型的襯底的預定隔離區(qū)上形成場氧化層，在包括場氧化層的襯底整個表面上形成氮化層；在氮化層上依次形成第一光致抗蝕劑層、氧化層和第二光致抗蝕劑層；使第二光致抗蝕劑層構圖，用第二光致抗蝕劑層作掩模，選擇地腐蝕氧化層，除去第二光致抗蝕劑層，和第一光致抗蝕劑層的暴露部分；利用已構圖的第一光致抗蝕劑層和氧化層作掩模，離子注入第二導電類型的雜質，從而形成具有與襯底導電類型相反的第一和第二阱；除去氧化層，離子注入第一導電類型的雜質，從而形成具有與襯底導電類型相同的第一和第二阱；除去第一光致抗蝕劑層和氮化層。
7.根據權利要求6的方法，其中，第一光致抗蝕劑層、氧化層和第二光致抗蝕劑層是通過SOG工藝形成的。
8.根據權利要求6的方法，其中，利用能使離子穿透由光致抗蝕劑層構成的掩模的離子注入能量進行形成具有與襯底相同的導電類型的阱的離子注入。
全文摘要
一種形成半導體器件的阱的方法包括下列步驟:在半導體襯底上形成隔離層;在半導體襯底上確定第一和第二阱區(qū),在襯底的第二阱區(qū)上形成掩模層,掩模層由至少兩層疊置的層構成;離子注入第一導電類型的雜質,從而在第一阱區(qū)形成第一導電類型的阱;以及除去掩模層的部分層,離子注入第二導電類型的雜質,從而在第二阱區(qū)形成第二導電類型的阱。
文檔編號H01L27/088GK1181622SQ9710301
公開日1998年5月13日 申請日期1997年3月11日 優(yōu)先權日1996年10月30日
發(fā)明者尹康植 申請人:Lg半導體株式會社