專利名稱：半導體器件的保護環(huán)的制作方法
技術領域：
本發(fā)明涉及半導體集成電路領域，特別是涉及一種半導體器件的保護環(huán)。
背景技術：
半導體器件的保護環(huán)(以下簡稱“保護環(huán)”)，主要用來保護芯片切割時不受損壞，阻止切割時因刀片產生的裂痕損壞到芯片。一般是將接觸孔/通孔/金屬相疊形成的一個金屬屏蔽環(huán)，它與核心芯片有一定的間距，與硅片的切割道也有一定的距離，所述的間距和距離按工藝，器件不同會有所不同。所述保護環(huán)一般可以接地，例如在使用P型基片的情況下，與P+接在一起，接到芯片的地。所述保護環(huán)也可以懸空。所述保護環(huán)除了在切割時起到保護外，也能起到其他作用，如屏蔽芯片外的干擾；可以防止潮氣從側面斷口侵入等；而將外部產生的任何電荷的影響就近接地，可以使外部對芯片本體的沖擊降到最小。參見圖1，現有的半導體器件的保護環(huán)，主要是在芯片的上部，通過金屬屏蔽來實現。其中，30為金屬線，31為介質膜，32為連接通孔，33為接觸孔，34為場氧。

發(fā)明內容
本發(fā)明要解決的技術問題是提供一種半導體器件的保護環(huán)，能更好的起到保護和屏蔽作用，提高器件的可靠性。為解決上述技術問題，本發(fā)明的半導體器件的保護環(huán)是采用如下技術方案實現的所述保護環(huán)圍繞著半導體器件的芯片形成一圈，將該芯片與切割道分開；其包括保護環(huán)深溝槽，該保護環(huán)深溝槽穿過多晶-金屬間介質膜和外延層，與高摻雜濃度(即電阻率小于O.1歐姆.厘米)的 硅襯底直接相連；所述保護環(huán)深溝槽中依次形成有一層金屬粘合層和一層金屬阻擋層，且用填充金屬填充滿；所述多晶-金屬間介質膜上端且位于所述保護環(huán)深溝槽上方設有第一金屬層，該第一金屬層與所述填充金屬電連接。所述硅襯底可以是P型的，也可以是N型的。針對很多半導體器件中，半導體芯片是在摻雜濃度很低的外延層上形成的，外延層下有摻雜濃度很高(電阻率小于O.1歐姆.厘米)的同型基片的結構特點；本發(fā)明在多晶-金屬間介質膜的表面之上，通過在通孔中填充金屬與金屬層聯通，實現保護。在多晶-金屬間介質膜的下面，通過保護環(huán)深溝槽穿通摻雜濃度低的外延層到摻雜濃度高的硅襯底，之后在保護環(huán)深溝槽中填充金屬。該保護環(huán)深溝槽將將整個半導體器件的芯片包圍起來，并將摻雜濃度高的硅襯底與硅片表面上的金屬層連在一起，形成更好的屏蔽和保護，提高了器件的可靠性；保護環(huán)深溝槽填充金屬的形成與金屬塞的形成過程能有很好的兼容性，不額外增加成本。


下面結合附圖與具體實施方式
對本發(fā)明作進一步詳細的說明
圖1是現有的保護環(huán)結構的截面示意圖；圖2是保護環(huán)與芯片，切割道關系的俯視圖；圖3是第一種器件結構和保護環(huán)截面示意圖；圖4是第二種器件結構和保護環(huán)截面示意圖；圖5是第三種器件結構和保護環(huán)截面示意圖；圖6是第四種器件結構和保護環(huán)截面示意圖；圖7是第五種器件結構和保護環(huán)截面示意圖；圖8是第六種器件結構和保護環(huán)截面示意圖；圖9是第七種器件結構和保護環(huán)截面示意圖；圖10是第八種器件結構和保護環(huán)截面示意圖；。
具體實施例方式保護環(huán)與芯片，切割道的關系參見圖2所示。芯片有源區(qū)與保護環(huán)24之間有一定的距離，按照不同的器件結構和應用，這一距離也不同，在一般芯片的工作電壓(Vdd)低于100伏的情況下，距離可以為O. 5 20微米；在芯片中有高壓器件如600V的情況下，這一距離可以更大，大于20微米，例如50微米。

保護環(huán)24的寬度由工藝和器件結構而定，一般可以在2 10微米；保護環(huán)24與切割道23之間的距離視不同的切割技術、切割工藝而不同。如果采用機械切割，切割速率較快，易于引起顆粒和硅裂，這一距離就較大，可以在5 30微米；如果是采用激光或等離子體刻蝕等工藝，顆粒很少，硅裂也很小，這一距離可以很小，如O. 5 10微米。圖2中，輕摻雜漏區(qū)28 (LDD，Lightly Doped Drain)將高摻雜濃度的N+漏區(qū)27包??；其中，25為柵極，26為N+源區(qū)，29為P阱。實施一參見圖3所示，本實施例是一層金屬的保護環(huán)結構，圍繞著半導體器件的芯片形成一圈，將該芯片與切割道分開；其包括第一金屬層18，該第一金屬層18之下的保護環(huán)深溝槽153，以及一 P型區(qū)(即離子分布區(qū)，與所述P-外延層2相同類型)52。保護環(huán)深溝槽153中先依次淀積一層金屬阻擋層和一層金屬阻擋層16，然后再用填充金屬17填滿。所述第一金屬層18與填充金屬17電連接。保護環(huán)深溝槽153穿過多晶-金屬介質膜11和P-外延層2，與高摻雜濃度的P+襯底I直接相連；P型區(qū)52分布在保護環(huán)深溝槽53的兩偵U。所述保護環(huán)深溝槽151的深度為3 60微米，寬度為O. 2 5微米。所述P型區(qū)52的深度大于等于芯片中其它同類型的離子注入區(qū)的最大深度。所述高摻雜濃度的P+襯底I，是指電阻率小于O.1歐姆.厘米的P+襯底。實施二參見圖4所示，本實施例是多層金屬的保護環(huán)結構(圖4僅以二層為例)。頂層金屬20與次頂層金屬之間由金屬-金屬間介質膜111隔離絕緣，在該金屬-金屬間介質膜111中形成通孔19 ;所述通孔19中先依次淀積一層金屬阻擋層和一層金屬阻擋層16，然后再用填充金屬17填滿。頂層金屬20與次頂層金屬之間通過所述通孔19中的填充金屬17實現電連接；如此重復，直到連接到第一金屬層18。其余與實施例一完全相同。
實施例三參見圖5所示，本實施例為多層金屬的保護環(huán)結構(圖5僅以二層為例)，包括頂層金屬20,隔離絕緣頂層金屬20與次頂層金屬的金屬-金屬間介質膜111，形成在金屬-金屬間介質膜111中的通孔19。本實施例與實施例二的區(qū)別在于，P型區(qū)52的上方有場氧化膜154，該場氧化膜154分布在保護環(huán)深溝槽153的兩側。其余與實施例二完全相同。實施例四參見圖6所示，本實施例為多層金屬的保護環(huán)結構(圖6僅以二層為例)，包括頂層金屬20，通孔19。本實施例與實施例三的區(qū)別在于場氧化膜154分布在保護環(huán)深溝槽153的靠近切割道的一側。其余與實施例三完全相同?；蛘撸鰣鲅趸?54分布在所述保護環(huán)深溝槽153的靠近芯片的一側，其余與實施例三完全相同。實施例五參見圖7所示，本實施例為多層金屬的保護環(huán)結構(圖7僅以二層為例)。本實施例與實施三的區(qū)別在于，P型區(qū)52分布在保護環(huán)深溝槽153的靠近芯片的一側；P型區(qū)52的上方有場氧化膜154，場氧化膜154分布在保護環(huán)深溝槽153的兩側。其余與實施例三完全相同。實施六參見圖8所示，本實施例為多層金屬的保護環(huán)結構(圖8僅示出二層)。本實施例與實施三的區(qū)別在于，P型區(qū)52僅分布在保護環(huán)深溝槽153的靠近芯片的一側，且無場氧化膜154。其余與實施例三完全相同。

實施例七參見圖9所示，本實施例為多層金屬的保護環(huán)結構(圖9僅示出二層)。本實施例與實施三的區(qū)別在于，無P型區(qū)52和場氧化膜154。其余與實施例三完全相同。實施例八參見圖10所示，本實施例為多層金屬的保護環(huán)結構(圖10僅示出二層)，本實施例與實施三的區(qū)別在于，無P型區(qū)52。其余與實施例三完全相同。下面結合圖5，以一個擴散金屬氧化物半導體(RFLDM0S)器件為例，對實施例三的工藝實現方法作進一步詳細的說明，其它實施例可參考實施。包括如下步驟步驟一、在P+襯底I ( 一般摻硼，電阻率O. 01 O. 02歐姆.厘米)上成長P-外延層2。該P-外延層的摻雜濃度和厚度按器件耐壓的設計不同而不同；如耐壓在60伏，可采用電阻率10 20歐姆.厘米，厚度5 8微米厚的P-外延層2。步驟二、在所述P-外延層2上先淀積一層氧化硅膜，其厚度為100 300埃；在該氧化膜再淀積一層氮化硅膜，其厚度為1000 1800埃；通過光刻刻蝕到P-外延層2的表面，通過擴散工藝形成場氧化膜154，其厚度為3000-30000埃。步驟三、在所述P-外延層2上淀積柵氧化硅膜4，其厚度為150 1000埃，在柵氧化硅膜4上淀積多晶硅膜，其厚度為1000 6000埃，通過光刻刻蝕形成多晶硅柵3。步驟四、通過離子注入和推阱工藝方法在所述P-外延層2中的上端形成P阱5(同時形成P型區(qū)52，P型區(qū)52也可以通過其他的光刻注入退火來完成，只是其深度一般要大于等于P阱5的深度)。步驟五、通過光刻和離子注入在所述P-外延層2中的上端形成N-漂移區(qū)6 ;通過光刻和離子注入在N-漂移區(qū)6中形成N+漏區(qū)8-2，在P阱5中形成N+源區(qū)8_1 ;通過金屬硅化物形成工藝在N+源區(qū)8-1和N+漏區(qū)8-2的上端形成金屬硅化物9，在多晶硅柵3的上端形成柵金屬硅化物10。在所述柵氧化硅膜4、多晶硅柵3和柵金屬硅化物10的兩側淀積介質膜如氧化硅膜或氮化硅膜，或它們的組合，并通過刻蝕形成介質側墻7。步驟六、在上述已形成的器件上端淀積多晶-金屬間介質膜11，并通過化學機械研磨或回刻進行平坦化，多晶-金屬間介質膜11的厚度為6000 20000埃。通過光刻刻蝕多晶-金屬間介質膜11形成漏接觸孔12，并在漏接觸孔12中完成金屬填充。通過光刻刻蝕在所述多晶-金屬間介質膜11和P-外延層2中分別形成深溝槽151和保護環(huán)深溝槽
153;在深溝槽151和保護環(huán)深溝槽153中先后淀積一層金屬粘合層和一層金屬阻擋層16，材料分別為TI (鈦)和TIN (氮化鈦)，然后用金屬W (鎢)或AIXU (鋁銅)作為填充金屬17將深溝槽151和保護環(huán)深溝槽153填滿；或者深溝槽151和保護環(huán)深溝槽153中先后淀積一層金屬粘合層和一層金屬阻擋層16，材料分別為TI和TAN (氮化鉭)，然后用通過電鍍淀積金屬Cu (銅)作為填充金屬17將深溝槽151和保護環(huán)深溝槽153填滿。之后通過化學機械研磨將多晶-金屬間介質膜11上殘留的金屬去除。步驟七、通過金屬淀積和光刻刻蝕在所述多晶-金屬間介質膜11上端形成第一金屬層18 ;在所述多晶-金屬間介質膜11上端淀積金屬-金屬層間膜111且覆蓋所述第一金屬層18，其厚度為6000 2000埃。通過光刻刻蝕在所述金屬-金屬層間膜111中形成通孔19，在該通孔19中進行金屬淀積并填充滿通孔19，通過化學機械研磨或回刻將通孔19上端面殘留的金屬去除。通過金屬淀積和光刻刻蝕在所述金屬-金屬層間膜111上端形成頂層金屬20。 步驟八、最后將P+襯底I減薄到需要的厚度,并淀積背面金屬21。通過P+襯底1，深溝槽151與源端電極S和保護環(huán)連在一起。通過上述方法實現的器件中，通過在深溝槽151中填充金屬，實現P+襯底I與源極S的連接，代替了一般器件中采用P型注入進行推阱實現這一連接，客服了 P型下沉層橫向尺寸大，電阻大的缺點；通過在多晶硅柵3上開槽，并淀積金屬，進一步減少柵極電阻，提高器件的性能；將保護環(huán)通過金屬接到P+襯底I上，進一步提高了保護環(huán)的效果。保護環(huán)中的接觸孔，通孔都可以是多條槽形的孔，也可以是多個孔或孔的陳列，優(yōu)選方案是槽形孔。以上通過具體實施方式
和實施例對本發(fā)明進行了詳細的說明，但這些并非構成對本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領域的技術人員還可做出許多變形和改進，這些也應視為本發(fā)明的保護范圍。
權利要求
1.一種半導體器件的保護環(huán)，其特征在于，所述保護環(huán)圍繞著半導體器件的芯片形成一圈，將該芯片與切割道分開；其包括 保護環(huán)深溝槽，該保護環(huán)深溝槽穿過多晶-金屬間介質膜和外延層，與高摻雜濃度的硅襯底直接相連；所述保護環(huán)深溝槽中依次形成有一層金屬粘合層和一層金屬阻擋層，且用填充金屬填充滿； 所述多晶-金屬間介質膜上端且位于所述保護環(huán)深溝槽上方設有第一金屬層，該第一金屬層與所述填充金屬電連接。
2.如權利要求1所述的保護環(huán)，其特征在于在所述多晶-金屬間介質膜上端還設有多層金屬-金屬間層間膜，各層金屬-金屬間層間膜的上端均設有金屬層，各層金屬-金屬間層間膜中均設有通孔，各通孔中依次形成有一層金屬粘合層和一層金屬阻擋層，且用填充金屬填充滿；所述各層金屬層通過通孔中的填充金屬電連接，直至連接到第一金屬層。
3.如權利要求1或2所述的保護環(huán)，其特征在于在所述保護環(huán)深溝槽的兩側，分別有一個與所述外延層同類型的離子分布區(qū)。
4.如權利要求3所述的保護環(huán)，其特征在于在所述離子分布區(qū)上方形成有場氧化膜，該場氧化膜分布在所述保護環(huán)深溝槽的兩側。
5.如權利要求3所述的保護環(huán)，其特征在于在所述離子分布區(qū)上方形成有一場氧化膜，該場氧化膜分布在所述保護環(huán)深溝槽的靠近切割道的一側；或者，該場氧化膜分布在所述保護環(huán)深溝槽的靠近芯片的一側。
6.如權利要求3所述的保護環(huán)，其特征在于所述離子注入區(qū)的深度大于等于芯片中其它同類型的離子注入區(qū)的最大深度。
7.如權利要求1或2所述的保護環(huán)，其特征在于在所述保護環(huán)深溝槽的靠近芯片的一側有一個與所述外延層同類型的離子分布區(qū)。
8.如權利要求7所述的保護環(huán)，其特征在于在所述保護環(huán)深溝槽的兩側位于離子分布區(qū)的上方分別形成有一場氧化膜。
9.如權利要求7所述的保護環(huán)，其特征在于所述離子注入區(qū)的深度大于等于芯片中其它同類型的離子注入區(qū)的最大深度。
10.如權利要求1或2所述的保護環(huán)，其特征在于在所述保護環(huán)深溝槽的兩側分別形成有一場氧化膜。
11.如權利要求10所述的保護環(huán)，其特征在于所述場氧化膜的厚度為3000 30000埃。
12.如權利要求1或2所述的保護環(huán)，其特征在于保護環(huán)與芯片有源區(qū)的最小距離為O.5 50微米。
13.如權利要求1或2所述的保護環(huán)，其特征在于所述保護環(huán)深溝槽的深度為3 60微米，寬度為O. 2 5微米。
14.如權利要求1或2所述的保護環(huán)，其特征在于所述金屬粘合層的材料為鈦，所述金屬阻擋層的材料為氮化鈦，所述填充金屬的材料為鎢；或者所述金屬粘合層的材料為鈦，所述金屬阻擋層的材料為氮化鉭，所述填充金屬的材料為銅；或者所述金屬粘合層的材料為鈦，所述金屬阻擋層的材料為氮化鈦，所述填充金屬的材料為鋁銅。
15.如權利要求1或2所述的保護環(huán)，其特征在于所述硅襯底可以是P型的，也可以是N型的。
16.如權利要求1或2所述的保護環(huán)，其特征在于所述通孔可以是多條槽形的孔，也可以是多個孔或孔的陳列，還可以是槽形孔。
17.如權利要求1或2所述的保護環(huán)，其特征在于所述高摻雜濃度的硅襯底為電阻率小于O.1歐姆.厘米的硅襯底。
18.如權利要求4、5或8所述的保護環(huán)，其特征在于所述場氧化膜的厚度為3000 .30000 埃。
全文摘要
本發(fā)明公開了一種半導體器件的保護環(huán)，所述保護環(huán)圍繞著半導體器件的芯片形成一圈，將該芯片與切割道分開；其包括保護環(huán)深溝槽，該保護環(huán)深溝槽穿過多晶-金屬間介質膜和外延層，與高摻雜濃度的硅襯底直接相連；所述保護環(huán)深溝槽中依次形成有一層金屬粘合層和一層金屬阻擋層，且用填充金屬填充滿；所述多晶-金屬間介質膜上端且位于所述保護環(huán)深溝槽上方設有第一金屬層，該第一金屬層與所述填充金屬電連接。本發(fā)明能更好的起到保護和屏蔽作用，提高器件的可靠性。
文檔編號H01L21/67GK103050424SQ20121029340
公開日2013年4月17日 申請日期2012年8月17日 優(yōu)先權日2012年8月17日
發(fā)明者肖勝安, 遇寒 申請人:上海華虹Nec電子有限公司