專利名稱：用于三維晶體管應(yīng)用的采用等離子體摻雜和蝕刻的選擇性鰭成形工藝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般地涉及集成電路器件，更具體地來說，涉及形成鰭式場效晶體管(finfield-effect transistors, FinFET)的結(jié)構(gòu)和方法。
背景技術(shù)：
在快速發(fā)展的半導(dǎo)體制造業(yè)，互補(bǔ)金屬氧化物半導(dǎo)體(complementary metaloxide semiconductor, CM0S)FinFET器件可用于很多邏輯和其他應(yīng)用中，并且集成為各種不同類型的半導(dǎo)體器件。FinFET器件通常包括高縱橫比的半導(dǎo)體鰭，在該半導(dǎo)體鰭中形成有晶體管的溝道和源極/漏極區(qū)域。沿著半導(dǎo)體鰭的一部分的側(cè)面并在其上形成柵極。在FinFET器件內(nèi)，溝道和源極/漏極區(qū)域的表面積增加使得半導(dǎo)體晶體管器件更快、更可靠并且更好控制。通過計(jì)算機(jī)輔助設(shè)計(jì)(computed-aided design, CAD)層來限定每個(gè)FinFET的邊界開始應(yīng)用于FinFET結(jié)構(gòu)，新式的先進(jìn)設(shè)計(jì)應(yīng)運(yùn)而生。由于制造工藝發(fā)展，出現(xiàn)越來越小的技術(shù)節(jié)點(diǎn)，原本采用較大技術(shù)節(jié)點(diǎn)設(shè)計(jì)的器件可以從采用較小技術(shù)節(jié)點(diǎn)制造中受益，如提高了性能和效率，并且減小了管芯的尺寸。同樣，原本采用平面晶體管設(shè)計(jì)的器件也可以通過采用FinFET器件制造獲益。然而，因?yàn)閼?yīng)用于平面結(jié)構(gòu)布局的設(shè)計(jì)規(guī)則和應(yīng)用于FinFET器件布局的設(shè)計(jì)規(guī)則不同，所以手工實(shí)現(xiàn)器件由平面布局到FinFET器件布局的轉(zhuǎn)換部分是資源高度密集的過程，可能無異于創(chuàng)建新設(shè)計(jì)。對(duì)于已經(jīng)使用平面晶體管制造的產(chǎn)品，要尋求形成至少與平面晶體管電氣等效的FinFET器件的轉(zhuǎn)換方法。因此，要繼續(xù)尋求自動(dòng)將舊的平面結(jié)構(gòu)布局轉(zhuǎn)換為FinFET結(jié)構(gòu)布局的改進(jìn)方法。

發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù) 中所存在的問題，根據(jù)本發(fā)明的一個(gè)方面，提供了一種裝置，包括半導(dǎo)體襯底；以及多個(gè)鰭式場效晶體管(FinFET)，位于所述襯底上，所述FinFET具有至少一個(gè)鰭；其中，所述多個(gè)FinFET中的至少一個(gè)包括至少一個(gè)成型鰭。在該裝置中，所述至少一個(gè)成型鰭小于相同F(xiàn)inFET的其他鰭。在該裝置中，所述至少一個(gè)成型鰭是不鄰近設(shè)置的兩個(gè)或多個(gè)鰭。在該裝置中，所述至少一個(gè)成型鰭的一部分比相同F(xiàn)inFET的其他鰭更薄。在該裝置中，所述至少一個(gè)成型鰭大于相同F(xiàn)inFET的其他鰭。在該裝置中，所述多個(gè)FinFET中的至少一個(gè)的一部分是單鰭FinFET。在該裝置中，所述多個(gè)FinFET中的至少一個(gè)的一部分包括至少一個(gè)第一形狀的成型鰭，所述多個(gè)FinFET的至少一個(gè)的另一部分包括至少一個(gè)第二形狀的成型鰭，并且其中，所述第一形狀和所述第二形狀不同。在該裝置中，所述至少一個(gè)成型鰭具有傾斜側(cè)壁。根據(jù)本發(fā)明的另一方面，提供了一種鰭式場效晶體管(FinFET)，包括半導(dǎo)體襯底；多個(gè)鰭，位于所述襯底上，包括一個(gè)或多個(gè)規(guī)則鰭和一個(gè)或多個(gè)成型鰭，其中，所述規(guī)則鰭和所述成型鰭的頂部形狀不同；以及氧化層，位于所述半導(dǎo)體襯底上，嵌入所述多個(gè)鰭的底部，其中，所述多個(gè)鰭的嵌入底部具有基本上相同的形狀。在該晶體管中，所述一個(gè)或多個(gè)成型鰭包括至少一個(gè)第一形狀的成型鰭和至少一個(gè)第二形狀的成型鰭。在該晶體管中，所述一個(gè)或多個(gè)成型鰭小于所述一個(gè)或多個(gè)規(guī)則鰭。在該晶體管中，所述一個(gè)或多個(gè)成型鰭大于所述一個(gè)或多個(gè)規(guī)則鰭。在該晶體管中，所述一個(gè)或多個(gè)成型鰭中的每一個(gè)均只鄰近于所述一個(gè)或多個(gè)規(guī)則鰭，使晶體管中鄰近的鰭之間的間隔相同。在該晶體管中，所述多個(gè)鰭和所述半導(dǎo)體襯底的材料相同。根據(jù)本發(fā)明的又一方面，提供了一種形成鰭式場效晶體管(FinFET)的方法，所述方法包括在半導(dǎo)體襯底上形成多個(gè)部分地嵌入在淺溝槽隔離(STI)層中的鰭；圖案化所述多個(gè)鰭上方的光刻膠層，以形成一個(gè)或多個(gè)暴露出單個(gè)鰭的開口 ；以及將暴露出的所述單個(gè)鰭成型。在該方法中，將暴露出的所述單個(gè)鰭成型包括利用摻雜劑摻雜暴露出的所述單個(gè)鰭的一部分，以及去除暴露出的所述單個(gè)鰭的摻雜部分。在該方法中，將暴露出的所述單個(gè)鰭成型包括蝕刻暴露出的所述單個(gè)鰭的一部分。 在該方法中 ，所述去除步驟包括蝕刻。根據(jù)本發(fā)明的又一方面，提供了一種形成鰭式場效晶體管(FinFET)的方法，所述方法包括在半導(dǎo)體襯底上形成多個(gè)部分地嵌入在淺溝槽隔離(STI)層中的鰭；在所述STI層上方沉積介電層，以完全覆蓋所述多個(gè)鰭；圖案化所述介電層上方的光刻膠層，以在單個(gè)鰭上方形成一個(gè)或多個(gè)開口 ；蝕刻穿透所述介電層，以暴露出單個(gè)鰭；去除所述光刻膠層；以及將暴露出的所述單個(gè)鰭成型。在該方法中，將暴露出的所述單個(gè)鰭成型包括外延生長鰭材料。


當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，根據(jù)下面詳細(xì)的描述可以最好地理解本發(fā)明的特征。應(yīng)該強(qiáng)調(diào)的是，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各種部件沒有被按比例繪制并且僅僅用于說明的目的。實(shí)際上，為了清楚的討論，各種部件的尺寸可以被任意增加或減少。圖1示出了鰭式場效晶體管(FinFET)。圖2示出了根據(jù)本發(fā)明的各個(gè)實(shí)施例的制造FinFET器件的方法的流程圖。圖3A和圖3B示出了根據(jù)本發(fā)明的各個(gè)實(shí)施例的部分制造完成的FinFET器件。圖4A、圖5A和圖6A示出了根據(jù)本發(fā)明的鰭短化的實(shí)施例。圖4B、圖5B和圖6B示出了根據(jù)本發(fā)明的鰭薄化的實(shí)施例。圖7、圖8和圖10示出了根據(jù)本發(fā)明的各個(gè)實(shí)施例的鰭形成工藝。圖9A和圖9B示出了根據(jù)本發(fā)明的各個(gè)實(shí)施例的鰭成形工藝。
具體實(shí)施方式
以下詳細(xì)討論了說明性的實(shí)施例的制造和使用。然而，應(yīng)該理解，本發(fā)明提供了許多可以在各種具體環(huán)境中實(shí)現(xiàn)的可應(yīng)用的創(chuàng)造性概念。以下描述元件和布置的特定示例以簡化本公開。當(dāng)然這些僅僅是示例并不打算限定。例如，以下描述中第一部件形成在第二部件上可包括其中第一部件和第二部件以直接接觸形成的實(shí)施例，并且也可包括其中額外的部件形成在第一部件和第二部件之間的實(shí)施例，使得第一和第二部件不直接接觸。當(dāng)然描述會(huì)具體闡述部件是否互相直接接觸。另外，本公開可能在各個(gè)例子中重復(fù)參考數(shù)字和/或字母。所討論的具體實(shí)施例僅僅是說明性的且并不限定本發(fā)明的范圍。FinFET器件采用大致為矩形的鰭結(jié)構(gòu)，通常用兩種方法中的一種形成。在一種方法中，淺溝槽隔離(shallow trench isolation, STI)部件105首先形成在體娃材料上,如圖1所示的襯底101。STI部件之間的溝槽底部暴露出體硅。然后，通過采用例如外延工藝，在溝槽里生長硅，以形成鰭103。一旦達(dá)到所需的鰭高度，蝕刻STI 105至低于鰭頂部的水平面，以暴露出部分鰭。鰭的暴露部分是頂部107，內(nèi)嵌部分是底部109。體硅材料101可以是娃襯底或者沉積娃，如絕緣體上娃(silicon-on-1nsulator, SOI),在SOI和下面的娃襯底之間有阻擋氧化物(barrier oxide, BOX)層。采用此種方法，STI部件限定了鰭的尺寸和形狀。根據(jù)溝槽形成時(shí)所使用的蝕刻參數(shù)，鰭可能具有多種大致為矩形的形狀，包括如圖1所示的底部有微小的角度的鰭。在另一種方法中，通過首先對(duì)體硅進(jìn)行圖案化并且在該體硅上沉積硬掩模層，從而把襯底上的體硅蝕刻成矩形鰭形狀。硬掩模形成了覆蓋在鰭頂部的圖案。然后，蝕刻體硅，在覆蓋著硬掩模層的區(qū)域之間形成溝槽。通過沉積絕緣材料(通常是氧化硅)，溝槽形成淺溝槽隔離(STI)部件105。絕緣材料通常過量沉積以完全覆蓋鰭103和可選的硬掩模層(如果尚未去除)。將絕緣材料平坦化至鰭/硬掩模層的頂部表面以下，然后將該絕緣材料蝕刻至低于鰭頂部的水平面，以使部分鰭突出到STI之上。突出的鰭的部分是頂部107，內(nèi)嵌的鰭部分是底部109。在第二種方法的變形中，通過使用了金屬心的工藝形成用于蝕刻體硅的硬掩模。形成和使用光刻膠圖案蝕刻金屬心圖案。然后，圍繞金屬心沉積共形隔離件材料。共形隔離件通常由硬掩模形成，該 硬掩模所形成的隔離件側(cè)壁比金屬心的隔離件側(cè)壁更薄。然后，在隨后的蝕刻操作中去除隔離件之間的金屬心材料，只留下后面的隔離件。然后，一些隔離件用作硬掩模，以蝕刻下面的硅層，從而形成鰭結(jié)構(gòu)。采用金屬心/隔離件方法所形成的鰭，可以比采用第一種方法或采用未修正的第二種方法所形成的鰭相互更接近、更薄。暴露出的鰭部分107具有高度尺寸(h)、寬度尺寸(w)和長度尺寸(I)。根據(jù)這些尺寸可以限定FinFET器件的一些電氣特性。例如，晶體管的有效溝道的寬度可以利用柵極下面的鰭尺寸計(jì)算出來。如圖1所示，有效溝道寬度是2個(gè)鰭，或者2X(2h+w)。注意，有效溝道的寬度不包括鰭之間的距離。因?yàn)樵诒疚闹械啮挾季哂邢嗤母叨瘸叽绾蛯挾瘸叽纾赃@些鰭被稱為規(guī)則鰭。此處描述的剩余的形成FinFET器件的工藝步驟為本發(fā)明提供語境。柵極介電層113和柵極電極層111沉積在變窄的鰭上和STI層上方。柵極介電層113由高介電常數(shù)(高k)絕緣材料形成。示例性的高k材料的k值可以大于約4.0，甚至大于約7.0，可能包括含鋁電介質(zhì)，如A1203、HfAlO, HfAlON、或AlZrO ;也可以包括含鉿的電介質(zhì)，如Hf02、HfSiOx,HfAlOx, Hf Zr Si Ox、或HfSiON ;和/或其他材料，如LaAlO3或Zr02。柵極電極層111形成在柵極介電層113上，并由導(dǎo)電材料形成，如摻雜多晶硅、金屬、或金屬氮化物。然后，將柵極電極層111和柵極介電層113圖案化，以在鰭的中部上方形成柵極堆疊件。然后，將不位于柵極堆疊件以下的鰭部分可選地?fù)诫s，以形成輕摻雜漏極(lightlydoped drain, LDD)和源極區(qū)域。使用的摻雜劑取決于晶體管的導(dǎo)電類型。可以通過離子注入或等離子體摻雜對(duì)LDD區(qū)域摻雜，其中，將摻雜劑沉積在鰭上并退火。在柵極堆疊件上形成源極和漏極區(qū)域?？梢酝ㄟ^以下步驟形成源極和漏極區(qū)域離子注入源極/漏極區(qū)域，或去除部分鰭并在摻雜條件下將去除的部分外延再生長以形成源極/漏極區(qū)域。電路設(shè)計(jì)者根據(jù)所要實(shí)現(xiàn)的各種功能的電氣特性在其設(shè)計(jì)中指定晶體管。要考慮的電氣特性包括開啟電壓(閾值電壓)、擊穿電壓、導(dǎo)通電流(on-state current, ItJ、漏電流、等等。導(dǎo)通電流是柵極電壓等于閾值電壓時(shí)驅(qū)動(dòng)穿過晶體管的電流。導(dǎo)通電流與溝道寬度成正比。當(dāng)采用平面晶體管設(shè)計(jì)電路時(shí)，僅通過讓晶體管更寬些或更窄些，溝道寬度就可以是任意值。然而，對(duì)于FinFET器件，溝道寬度不能是任意值——溝道寬度是單個(gè)鰭尺寸的整數(shù)倍。例如，F(xiàn)inFET器件的溝道寬度可以等于2個(gè)鰭或3個(gè)鰭，但不能是2. 5個(gè)鰭。當(dāng)基于平面晶體管的設(shè)計(jì)轉(zhuǎn)換成基于FinFET器件的設(shè)計(jì)的時(shí)候，平面晶體管不能轉(zhuǎn)換成具有完全相同的導(dǎo)通電流的FinFET器件。雖然根據(jù)電路的功能和應(yīng)用，通常在一定范圍內(nèi)的導(dǎo)通電流都是可接收的，但是FinFET的溝道寬度的選擇限制降低了設(shè)計(jì)的靈活性和平面晶體管到FinFET器件轉(zhuǎn)換的精度。本發(fā)明的各個(gè)實(shí)施例關(guān)于選擇性鰭成形工藝，以允許單個(gè)鰭寬度和鰭高度控制。通過將FinFET器件中的一個(gè)或多個(gè)鰭成型，F(xiàn)inFET器件的溝道寬度可以變化為超過了單個(gè)鰭尺寸的整數(shù)倍。選擇性鰭成形可以擴(kuò)大一個(gè)或多個(gè)鰭，縮小一個(gè)或多個(gè)鰭，薄化一個(gè)或多個(gè)鰭，同時(shí)減小所有鰭尺寸，或在其他規(guī)則鰭保持不變的情況下，用其他方式改變一個(gè)或多個(gè)鰭的形狀以創(chuàng)建成型的鰭。例如，通過減小一個(gè)鰭的尺寸可設(shè)計(jì)相當(dāng)于有2. 5個(gè)鰭的FinFET器件。優(yōu)點(diǎn)可包括提高了電路設(shè)計(jì)的靈活性，增加了從事基于平面晶體管的設(shè)計(jì)到基于FinFET器件設(shè)計(jì)的轉(zhuǎn)換的設(shè)計(jì)者和鑄造廠的FinFET工藝裕度。

參考圖2，示出了選擇性鰭成型的工藝流程211。在操作213中，在半導(dǎo)體襯底上形成部分嵌入淺溝槽隔離(STI)層的鰭。如本文所論述，可采用多種方法形成鰭。鰭可以通過蝕刻體硅得到，或外延生長得到。 在操作215中，在STI層上方沉積可選介電層以完全覆蓋鰭。如果要擴(kuò)大一個(gè)或多個(gè)鰭，則要用到可選介電層。如果要減小一個(gè)或多個(gè)鰭，則可選介電層是不必要的?？蛇x介電層可以是氧化硅、氮化硅、或其他較下面的STI層更容易蝕刻的介電層。在一些情況下，可在介電層之前沉積蝕刻停止層。在這種情況下，介電層的材料與STI層的材料可以相同。圖3A示出了經(jīng)過操作215后部分制造完成的FinFET器件。鰭301部分地嵌入STI層303。介電層305沉積在STI層303上方，并且完全覆蓋鰭301。再次參考圖2，在操作217中，在鰭上方圖案化光刻膠層。光刻尺寸限制了光刻膠層可以保護(hù)的最小尺寸以及光刻膠圖案可以創(chuàng)建的最小尺寸開口。最小開口小于要保護(hù)的最小區(qū)域。換句話說，可以用一個(gè)鰭間距的尺寸創(chuàng)建開口，但相反，覆蓋一個(gè)鰭間距的保護(hù)區(qū)域可能會(huì)太小。在圖3A和圖3B中，沉積并圖案化光刻膠層307，以創(chuàng)建開口 309。如果沉積了操作215中的介電層，則如圖3A中所示，在介電層上方沉積光刻膠層。如果沒有沉積操作215中的介電層，那么如圖3B所示，直接在STI層和鰭上方沉積光刻膠層。
再次參考圖2，在可選(虛線)操作227中，對(duì)暴露的單個(gè)鰭用摻雜劑摻雜。根據(jù)將要摻雜的部分，可以采用若干摻雜工藝。在一個(gè)實(shí)施例中，可采用離子注入工藝對(duì)鰭最頂部的小的垂直部分進(jìn)行摻雜。摻雜離子對(duì)準(zhǔn)開口，但由于開口的縱橫比，基本上鰭的頂部都將被摻雜，如圖4A中的鰭頂端401所示。摻雜劑可能是氧，以形成氧化硅鰭頂端。摻雜劑可能是氮，以形成氮化硅頂端。也可以采用可有效地改變鰭頂端401的化學(xué)特性以使其可以在后續(xù)的蝕刻程序中被簡單地去除的其他摻雜劑。在其他實(shí)施例中，如圖4B所示，可采用共形等離子體摻雜工藝將鰭外層403轉(zhuǎn)換為不同的材料。等離子體可以在現(xiàn)場或遠(yuǎn)程產(chǎn)生。例如，可用氧等離子體來氧化鰭的外層部分。也可以采用包括其他摻雜劑的等離子體，有效地改變鰭外層403的化學(xué)特性，以使外層403可以在后續(xù)的蝕刻程序中被簡單地去除。再次參考圖2，在操作229中，蝕刻和去除暴露出的單個(gè)鰭的部分。去除部分可以是操作207中被摻雜的部分。根據(jù)摻雜工藝的類型和各種材料的蝕刻選擇性，可以采用若干式蝕刻工藝。在一些實(shí)施例中，將要去除的部分基本上位于鰭的頂端。采用這些實(shí)施例可以縮短FinFET器件中的一個(gè)或多個(gè)鰭，但絲毫不能改變鰭的寬度?？刹捎酶鱾€(gè)類型的等離子體蝕刻去除鰭頂端的摻雜部分。在圖4A的一個(gè)示例中，將要去除的部分位于鰭的頂端，可以采用偏等離子體去除鰭頂端的材料。根據(jù)要去除的材料，等離子體可以包括活性離子，如氫和氟，例如氟碳等離子體。等離子體也可以可選地或額外地包括相對(duì)惰性類物質(zhì)(relativeinert species)，如氮、氬、氪或氙。例如，如果鰭頂端是氧化硅，則各向異性等離子體蝕刻可以包括氟基蝕刻劑。注意，相對(duì)于 下面STI層里的氧化硅和鰭里的硅，等離子體蝕刻劑應(yīng)該對(duì)于鰭頂端的氧化娃具有蝕刻偏好(etching preference),以免以不期望的方式去除了許多STI層并且對(duì)鰭定型?？梢酝ㄟ^以下方式將STI層的意外蝕刻最小化以朝向襯底的較低功率進(jìn)行偏置，將等離子體以一個(gè)角度朝向襯底使得大部分入射角都被阻擋，并且還通過選擇蝕刻劑和STI材料來具有不同的蝕刻選擇性。在另一個(gè)示例中，如果摻雜劑是氮，則鰭頂端可以是氮化硅。比氧化硅具有氮化硅相對(duì)高蝕刻選擇性的氮化硅等離子體蝕刻可以隨著甲烷、氮和氧助劑氣流而包括一些氟基等離子體。本領(lǐng)域技術(shù)人員可以調(diào)整氣體混合物，以使相對(duì)于鰭頂端的氮化硅，很少或沒有STI層被去除。蝕刻掉摻雜的鰭頂端后，由此產(chǎn)生的結(jié)構(gòu)可能是圖5Α中的那樣，其中，暴露的單個(gè)鰭短于鄰近的受保護(hù)的鰭。還可以采用濕式蝕刻方法去除摻雜的鰭頂端。在濕式蝕刻方法中，一個(gè)或多個(gè)襯底浸(bathed)在蝕刻劑容器里，還可以進(jìn)行攪動(dòng)，以促進(jìn)蝕刻劑接觸要被蝕刻的表面。濕式蝕刻劑通常會(huì)腐蝕(attack)所有暴露的表面，因此，相對(duì)于結(jié)構(gòu)的其他部分，濕式蝕刻劑應(yīng)具有用于蝕刻鰭頂端材料的高蝕刻選擇性。例如，對(duì)于氧化硅鰭頂端，濕式蝕刻劑可以包括氫氟酸或氟碳蝕刻劑。對(duì)于氮化硅鰭頂端，濕式蝕刻劑可以包括磷酸。在一些實(shí)施例中，如圖4B所示，鰭外層是將要去除的部分。適當(dāng)?shù)母飨蛲晕g刻方法包括使用等離子體的干式蝕刻方法和濕式蝕刻方法。例如，可通過采用濕式蝕刻中的緩沖氧化蝕刻或氟化銨和氫氟酸的混合物去除氧化硅外層。等離子體蝕刻可涉及無偏等離子體，包括遠(yuǎn)程產(chǎn)生等離子體，去除外層。例如，可以采用帶有氧的遠(yuǎn)程產(chǎn)生的SF6等離子體。蝕刻掉摻雜的外層部分后，由此產(chǎn)生的結(jié)構(gòu)可能是圖5B中的那樣，其中，暴露的單個(gè)鰭薄于、并且有些短于鄰近的受光刻膠保護(hù)的鰭。仍有其他的實(shí)施例中，不采用首先摻雜鰭部分的方法蝕刻暴露的單個(gè)鰭的部分。各種蝕刻方法直接應(yīng)用于硅鰭以改變其形狀。可以將各種蝕刻方法分類為干式蝕刻和濕式蝕刻、各向同性和各向異性、和產(chǎn)生不同形狀的不同組合。在一個(gè)示例中，可能采用使用各種氟基等離子體(如XeF2和BrF3)的等離子體蝕刻來各向同性地對(duì)暴露的鰭重新成型。效果類似于首先采用含等離子體的氧氣氧化鰭、然后蝕刻氧化娃層。在另一個(gè)示例中，采用聚合技術(shù)的等離子體蝕刻可以使得僅針對(duì)鰭的頂端部分進(jìn)行適度的各向異性蝕刻。側(cè)壁上的來自蝕刻沉積的聚合物副產(chǎn)品形成保護(hù)層。使用此技術(shù)，在后續(xù)的處理中必須去除聚合物殘留物?？刹捎酶缓嫉姆蓟驓浞嫉入x子體。在另一個(gè)示例中，采用各向異性蝕刻劑的濕式蝕刻可以根據(jù)晶體定向?qū)Ⅵ挸尚?。以定向面從屬速率去除硅的各向異性濕式蝕刻包括采用四甲基氫氧化銨(tetramethylammonium hydroxide, TMAH)、氫氧化鉀(potassium hydroxide, K0H)或其他強(qiáng)堿性蝕刻劑(pH > 12)去蝕刻娃。因?yàn)槊總€(gè)晶面娃原子的結(jié)合能(bonding energy)不同，所以在蝕刻率限制(而非擴(kuò)散限制)的反應(yīng)中，這些蝕刻劑在特定的定向面間具有高靈敏度。TMAH濕式蝕刻形成凹口(notch)開口。KOH濕式蝕刻的定向依賴性類似于TMAH，但有不同的速率和比例。在一個(gè)示例中，蝕刻劑包括TMAH和Κ0Η，其中TMAH約占重量的20 %。在又一個(gè)示例中，各向同性濕式蝕刻可以均勻地從所有方向去除未受保護(hù)的硅。各向同性娃蝕刻可以采用氫氟酸(hydrofluoric, HF)的組合,添加若干添加物，如硝酸((HNO3)、檸檬酸(CH3COOH)、亞氯酸鈉(NaClO2)、高氯酸(HClO4)、新鮮的高錳酸鉀(KMnO4)、或這些添加物的組合。這些化學(xué)混合物均勻地去除材料，并且受化學(xué)物類(chemicalspecies)在晶體表面的質(zhì)量傳輸(擴(kuò)散限制)的限制。再次參考圖2，在操作231中，去除了光刻膠層。采用本領(lǐng)域公知的灰化工藝完成光刻膠的去除。圖6A和圖6B示出了由此產(chǎn)生的鰭結(jié)構(gòu)的示例。在圖6A中，F(xiàn)inFET器件包括3個(gè)鰭，其中2個(gè)規(guī)則鰭和I個(gè)成型鰭。成型鰭具有較短的頂部。在圖6B中，F(xiàn)inFET器件也包括3個(gè)鰭，其中2個(gè)規(guī)則鰭和I個(gè)成型鰭。成型鰭具有較窄的頂部，該較窄的頂部可以相同于、略短于、或略長于相鄰的規(guī)則鰭。因?yàn)榈撞繘]有成型，所以三個(gè)鰭的底部都大致相同。注意，雖然成型鰭可能短于規(guī)則鰭，但是因?yàn)镾TI層也被蝕刻，并且成型鰭的頂部可以更多地暴露出來，所以成型鰭的頂部可以與規(guī)則鰭的頂部長度相同或者長于規(guī)則鰭。本文討論的各種蝕刻方法可以多種方式將暴露的鰭成型，以形成減小鰭高度和/或?qū)挾鹊妮喞］喞兓沟肍inFET器件能夠具有非規(guī)則鰭整數(shù)倍的有效溝道寬度。根據(jù)期望的有效溝道寬度選擇蝕刻方法來最小化處理和最大化工藝控制。在減小鰭寬度的實(shí)施例中，額外的優(yōu)點(diǎn)是增加了鄰近鰭間的距離。增加鰭間的距離增大了用于形成柵極的工藝窗口。FinFET器件可以包括沉積在鰭中部上方的不同材料的許多層。每層都增加了鰭間的剩余空間的縱橫比，使得最后的層可能由于沒有空隙而難以充分沉積。增加鰭間距離減少了最初的縱橫比，使得最后沉積工藝窗口較大。仍然再次參考圖2，操作2 19至操作223示出了通過增大鰭成型暴露出的單個(gè)鰭的可選實(shí)施例。在操作219中，蝕刻穿透由操作215得到的介電層以暴露單個(gè)鰭。當(dāng)增大暴露的鰭時(shí)，介電層用來保護(hù)規(guī)則鰭。圖7示出了將介電層705蝕刻到STI層703以下，形成包含一個(gè)單個(gè)鰭701的開口 709之后的結(jié)構(gòu)。然后，如圖8所示，用圖2中的操作221去除光刻膠層707。因?yàn)橥庋訙囟确浅８?，高于適合光刻膠材料的溫度，所以在操作221中去除了光刻膠。注意，為了鰭801的外延生長，介電層805可以是氧化硅，且某些情況下可以是
氮化硅。在操作223中，在外延生長工藝期間，硅在暴露出的鰭上生長。沒有硅在被介電層805覆蓋的表面上生長。因?yàn)橥庋訙囟确浅８?，高于適合光刻膠材料的溫度，所以在操作221中去除了光刻膠。圖9A和圖9B示出了由操作223得到的不同的結(jié)果。在圖9A中，根據(jù)晶體定向，沿著暴露的鰭的表面單晶生長，形成了成型鰭901A。鰭901A的各種頂端角度取決于鰭的晶體定向。在一些實(shí)施例中，可控制鰭的頂端形狀以形成不同的形狀，如圖9B中示出的那樣。在外延生長期間，可包括能蝕刻特定表面的額外氣體以將生長成型?？梢酝ㄟ^調(diào)整具有各種鹽酸氣流的外延配方(epitaxial recipe)形成如鰭901B的形狀的球狀頂端形狀。再次參考圖2，在操作231中，去除光刻膠層。采用本領(lǐng)域公知的灰化工藝完成光刻膠的去除。圖10中示出了由此產(chǎn)生的鰭的示例，展示了成型鰭901A。在圖10中，F(xiàn)inFET器件包括3個(gè)鰭，其中2個(gè)規(guī)則鰭和I個(gè)成型鰭。成型鰭有對(duì)應(yīng)硅晶定向的有角的表面(angular face)。與有3個(gè)規(guī)則·鰭的FinFET器件相比，圖10中的FinFET器件的有效溝道寬度增加。本文中關(guān)于一個(gè)有三個(gè)鰭的FinFET器件論述了本公開的各個(gè)實(shí)施例。實(shí)際上，F(xiàn)inFET器件可能有任意數(shù)量的鰭，從一個(gè)至多個(gè)、甚至上百個(gè)。本公開并不限制FinFET器件具體的鰭個(gè)數(shù)。對(duì)于單鰭FinFET器件，唯一的鰭是成型鰭。對(duì)于兩鰭FinFET器件，可以將一個(gè)或兩個(gè)鰭成型。對(duì)于三鰭FinFET器件，可以將中間的鰭成型。如所述，盡管可在光刻膠中形成單個(gè)鰭開口，但是有光刻膠保護(hù)，僅一個(gè)鰭對(duì)于當(dāng)前光刻工藝來說可能太小。因此，對(duì)于有超過3個(gè)鰭的FinFET器件，成型鰭可以通過2個(gè)規(guī)則鰭與規(guī)則鰭間隔開。四鰭FinFET器件可以包括位于兩端的成型鰭和位于中間的兩個(gè)規(guī)則鰭?？蛇x地，可在同一開口中成型多個(gè)鰭。因此，四鰭FinFET器件也可包括位于中間的成型鰭和在兩端的規(guī)則鰭。當(dāng)然，可能三個(gè)鰭是成型的或三個(gè)鰭是規(guī)則的，或者可能所有鰭都是成型的或所有鰭都是規(guī)則的。一種集成電路裝置包括很多晶體管。該裝置可能包括很多具有不同數(shù)量鰭的不同尺寸的FinFET。一些FinFET可能具有成型鰭，而一些FinFET可能不具有成型鰭。FinFET可以具有多種類型的成型鰭，例如，五鰭FinFET可以具有2個(gè)規(guī)則鰭、2個(gè)通過特定方式成型的鰭和I個(gè)通過不同方式成型的鰭。雖然成型鰭的工藝可能重復(fù)任意次，但是每次鰭成形工藝使用的生產(chǎn)資源都包括一個(gè)光掩模和一次至多次沉積和蝕刻工藝。根據(jù)各個(gè)實(shí)施例，本發(fā)明涉及一種裝置，該裝置具有位于半導(dǎo)體襯底上的若干個(gè)FinFET，其中，一些FinFET具有至少一個(gè)成型鰭。該成型鰭可以小于或大于相同F(xiàn)inFET中的或其他FinFET中的規(guī)則鰭。在一些實(shí)施例中，至少一個(gè)成型鰭可以是兩個(gè)或多個(gè)鰭，并且不相互鄰接放置。在一些實(shí)施例中，多種成型鰭可以用在相同的FinFET中。根據(jù)各種實(shí)施例，本發(fā)明還涉及一種FinFET器件，包括半導(dǎo)體襯底、在襯底上的包括一個(gè)至多個(gè)規(guī)則鰭和具有不同頂部形狀的一個(gè)至多個(gè)成型鰭的若干個(gè)鰭、在襯底上的嵌入了鰭底部的氧化層，其中，所嵌入的鰭底部具有大致相同的形狀。然而定位效果可能在一定程度上影響晶體管邊緣上的鰭的底部形狀，但是這種變形并不明顯，并且如果在制造的時(shí)候其唯一的不同是定位小歐冠，那么鰭將有大致相同的形狀。根據(jù)各種實(shí)施例，本公開也關(guān)于形成FinFET器件的方法，包括在半導(dǎo)體襯底上形成若干個(gè)通過淺溝槽隔離(STI)層部分地內(nèi)嵌的鰭、在多個(gè)鰭上圖案化光刻膠層以形成一個(gè)或多個(gè)暴露單個(gè)鰭的開口、和成型暴露的單個(gè)鰭。盡管已經(jīng)詳細(xì)地描述了本發(fā)明的實(shí)施例及其優(yōu)勢(shì)，但應(yīng)該理解，可以在不背離所附權(quán)利要求限定的本發(fā)明主旨和范圍的情況下，做各種不同的改變、替換和更改。而且，本申請(qǐng)的范圍并不僅限于本說明書中描述的工藝、機(jī)器、制造、材料組分、裝置、方法和步驟的特定實(shí)施例。作為本領(lǐng)域普通技術(shù)人員應(yīng)理解，通過本發(fā)明的公開，現(xiàn)有的或今后開發(fā)的用于執(zhí)行與本文所述相應(yīng)實(shí)施例基本相同的功能或獲得基本相同結(jié)果的工藝、機(jī)器、制造，材料組分、裝置、方法或步驟根據(jù)本發(fā)明可以被使用。因此，所附權(quán)利要求應(yīng)該包括在這樣的工藝、機(jī)器、制造、材料組 分、裝置、方法或步驟的范圍內(nèi)。
權(quán)利要求
1.一種裝置，包括 半導(dǎo)體襯底；以及 多個(gè)鰭式場效晶體管(FinFET)，位于所述襯底上，所述FinFET具有至少一個(gè)鰭； 其中，所述多個(gè)FinFET中的至少一個(gè)包括至少一個(gè)成型鰭。
2.根據(jù)權(quán)利要求1所述的裝置，其中，所述至少一個(gè)成型鰭小于相同F(xiàn)inFET的其他鰭。
3.根據(jù)權(quán)利要求2所述的裝置，其中，所述至少一個(gè)成型鰭是不鄰近設(shè)置的兩個(gè)或多個(gè)鰭。
4.根據(jù)權(quán)利要求1所述的裝置，其中，所述至少一個(gè)成型鰭的一部分比相同F(xiàn)inFET的其他鰭更薄。
5.根據(jù)權(quán)利要求1所述的裝置，其中，所述至少一個(gè)成型鰭大于相同F(xiàn)inFET的其他鰭。
6.根據(jù)權(quán)利要求1所述的裝置，其中，所述多個(gè)FinFET中的至少一個(gè)的一部分是單鰭FinFET。
7.根據(jù)權(quán)利要求1所述的裝置，其中，所述多個(gè)FinFET中的至少一個(gè)的一部分包括至少一個(gè)第一形狀的成型鰭，所述多個(gè)FinFET的至少一個(gè)的另一部分包括至少一個(gè)第二形狀的成型鰭，并且其中，所述第一形狀和所述第二形狀不同。
8.根據(jù)權(quán)利要求1所述的裝置，其中，所述至少一個(gè)成型鰭具有傾斜側(cè)壁。
9.一種鰭式場效晶體管(FinFET)，包括 半導(dǎo)體襯底； 多個(gè)鰭，位于所述襯底上，包括一個(gè)或多個(gè)規(guī)則鰭和一個(gè)或多個(gè)成型鰭，其中，所述規(guī)則鰭和所述成型鰭的頂部形狀不同；以及 氧化層，位于所述半導(dǎo)體襯底上，嵌入所述多個(gè)鰭的底部， 其中，所述多個(gè)鰭的嵌入底部具有基本上相同的形狀。
10.一種形成鰭式場效晶體管(FinFET)的方法，所述方法包括 在半導(dǎo)體襯底上形成多個(gè)部分地嵌入在淺溝槽隔離(STI)層中的鰭； 在所述STI層上方沉積介電層，以完全覆蓋所述多個(gè)鰭； 圖案化所述介電層上方的光刻膠層，以在單個(gè)鰭上方形成一個(gè)或多個(gè)開口 ； 蝕刻穿透所述介電層，以暴露出單個(gè)鰭； 去除所述光刻膠層；以及 將暴露出的所述單個(gè)鰭成型。
全文摘要
一種半導(dǎo)體裝置，包括具有成型鰭和規(guī)則鰭的鰭式場效晶體管(FinFET)。成型鰭的頂部可以小于、大于、薄于、或短于規(guī)則鰭的頂部。成型鰭的底部和規(guī)則鰭的底部相同。FinFET可以具有僅一個(gè)或多個(gè)成型鰭、一個(gè)或多個(gè)規(guī)則鰭、或成型鰭和規(guī)則鰭的混合。將一個(gè)鰭成型的半導(dǎo)體制造工藝包括形成一個(gè)鰭的光刻開口，可選地?fù)诫s鰭的一部分，以及蝕刻鰭的一部分。本發(fā)明還提供了一種用于三維晶體管應(yīng)用的采用等離子體摻雜和蝕刻的選擇性鰭成形工藝。
文檔編號(hào)H01L21/336GK103050533SQ201210293400
公開日2013年4月17日 申請(qǐng)日期2012年8月16日 優(yōu)先權(quán)日2011年10月14日
發(fā)明者萬幸仁, 葉凌彥, 施啟元, 林以唐, 張智勝, 劉繼文 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司